- KAIST 김상욱 교수, 세계 최고의‘분자조립’기술력 활용해 휘어지는 대용량 반도체 원천기술 확보 -
우리 학교 신소재공학과 김상욱 교수 연구팀이 원하는 형태로 분자가 스스로 배열하는 ‘분자조립’ 기술을 활용해 유연한 그래핀 기판 위에 양산중인 반도체 패턴의 최고 수준인 20nm(나노미터)급 초미세 패턴을 구현하는데 성공했다.
이번 기술 개발로 향후 유연하게 휘어지면서도 많은 양의 데이터를 저장할 수 있는 반도체를 구현할 수 있어 고성능 플렉시블 전자기기 개발에 도움이 될 것으로 학계는 기대하고 있다.
이와 함께 연성소재의 특성을 이용해 초미세 패턴을 형성하기 어려운 3차원 굴곡진 기판에서도 자유롭게 구현하는데 성공, 다양한 응용소자에 활용할 수 있는 것은 물론 화학 반응으로 물질을 섞어주기만 하면 원하는 형태로 스스로 배열해 고가의 장비가 필요하지 않아 반도체 제작비용이 훨씬 저렴해질 것으로 전망된다.
이번 연구의 핵심 기술인 ‘분자조립’이란 플라스틱, 액정, 생체분자 등과 같이 딱딱하지 않고 유연한 연성소재의 고분자를 원하는 형태로 스스로 배열하게 해 기존에 만들기 어려웠던 작은 나노구조물을 효율적으로 만드는 기술이다. 마치 물과 기름이 서로 섞이지 않는 것과 같이 서로 다른 두 고분자가 상분리되어 섞이지 않는다는 점을 이용하는 것이다.
연구팀은 기계적 물성이 우수하고 원하는 기판에 쉽게 옮길 수 있는 그래핀 위에 ‘블록공중합체’라는 분자조립기술을 통해 초미세 패턴을 형성한 후, 이를 3차원 기판 혹은 PET(폴리에틸렌테레프탈레이트), PDMS(폴리디멜틸실론산) 등과 같은 플렉시블 기판에 옮겨 자유롭게 3차원 혹은 플렉시블 기판에 구조물을 구현했다.
김상욱 교수는 이번 연구에 대해 “지금까지 발표된 휘어지는 반도체는 온도에 취약한 플라스틱 기판을 사용해 극한 공정조건을 극복해낼 수 없어 상용화에 어려움이 많았다”며 “이번 기술은 기계적 물성이 우수한 그래핀을 회로 기판으로 적용하는 데 성공한 획기적인 연구성과”라고 말했다.
김 교수는 이어 “이번 연구에 대해 세계적으로 많은 관심을 받아 3월 20일 열리는 미국 물리학회에서 초청 강연을 할 예정”이라며 “이번에 개발한 원천기술을 바탕으로 후속 연구를 진행해 반도체 회로와 같이 복잡한 회로의 설계에 도전할 것”이라고 포부를 밝혔다.
한편, 교육과학기술부 글로벌프론티어사업 다차원 스마트 IT 융합시스템 연구단의 지원을 받아 수행된 이번 연구결과는 재료분야 세계적 학술지 ‘어드밴스드 머터리얼스(Advanced Materials)’ 3월 6일자에 실렸다.
그림1. 제작공정
1. 스핀 코딩이라는 도포법을 사용해 그래핀 박막을 형성
2. 그래핀 박막 위에 블록공중합체를 형성
3. 블록공중합체을 식각 또는 패턴 전사법을 통해 나노 구조를 형성
4. 그래핀을 전사층으로 활용해 다양한 기판에 나노 구조를 형성
그림2. 블록공중합체 분자조립기술
블록공중합체 분자조립기술은 물과 기름이 서로 섞이지 않은 것과 같이 서로 다른 두 고분자가 섞이지 않는다는 점을 이용한 기술이다. 물과 기름의 경우, 서로 섞이려고 하지 않는 물질이기 때문에, 물과 기름은 혼합하게 되면, 물을 물끼리 어울려 덩어리 지고, 기름은 기름끼리 어물려 덩어리가 지게 된다. 하지만, 물과 기름이 서로 떨어질 수 없게끔 결합이 되어 있다고 가정하면, 다른 현상이 예상된다. 동일하게 물은 물끼리 있으려 하고 기름은 기름끼리 있으려고 하지만, 물 옆에는 결합된 기름이 있게 된다. 따라서 물과 기름의 거대한 두 덩이리가 형성되는 것이 아니라, 매우 미세하게 물과 기름이 번갈아가면서 형성되게 된다. 동일하게 블록공중합체에서는 화학적으로 서로 다른 고분자가 공유 결합이라는 쉽게 깨지지 않은 결합을 통해 연결되어 있다., 따라서, 결합된 물과 기름에서와 동일하게 미세한 크기의 상분리가 일어나게 된다. 이러한 구조의 크기는 대개 고분자의 크기에 의해 결정되면, 머리카락 크기의 1/10000 수준으로 매우 미세하며 주기적인 패턴을 형성하게 된다. 패턴의 형태는 서로 다른 고분자의 비율에 따라 구, 원통형, 판형 등으로 나타난다.
그림3. 플렉시블 기판 상에 옮겨진 금 나노 구조체
머리카락 두께의 수만 분의 1도 관찰할 수 있는 초정밀 현미경으로 특수 전자소자를 측정할 때 발생하던 오차의 원인이 밝혀졌다. 한미 공동 연구진이 그동안 측정 대상 물질의 특성으로 여겨졌던 오차가, 실제로는 현미경 탐침 끝부분과 물질 표면 사이의 극미세 공간 때문이라는 사실을 밝혀낸 것이다. 이번 연구는 반도체, 메모리 소자, 센서 등에 활용되는 나노 소재 특성을 정확하게 분석하여 관련 기술 발전에 크게 기여할 것이다. 우리 대학 신소재공학과 홍승범 교수 연구팀이 미국 버클리 대학 레인 마틴(Lane W. Martin) 교수팀과의 국제 공동연구를 통해, 주사탐침현미경 측정의 최대 난제였던 신호 정확도를 저해하는 핵심 요인을 규명하고 이를 제어하는 획기적인 방법을 개발했다고 18일 밝혔다. 연구팀은 현미경 탐침과 시료 표면 사이에 존재하는 비접촉 유전 간극이 측정 오차의 주요 원인임을 밝혀냈다. 이 간극은 측정환경에서 쉽게 변조되거나 오염물질로 채워져 있어 전기적 측정에
2024-11-18우리 대학이 12일(화) 오전 대전 인터시티호텔에서 ‘제1회 한국인공지능시스템포럼(이하 KAISF) 조찬 강연회’를 개최했다. 이는 우리 대학 인공지능반도체대학원이 AI 기술에 관련 미래와 혁신 등에 대해 다양한 분야의 전문가들이 함께 논의하는 장을 열고자 추진됐다. 총 77명의 전문가가 참석한 이번 행사에는 이광형 총장, 홍진배 정보통신기획평가원장, 방승찬 한국전자통신연구원장 등이 축사를 전했다. 이어서 ▲칩렛 이종 집적 첨단 패키지 기반 페타플롭스급 고성능 PIM 설계(한진호 한국전자통신연구원 PIM인공지능반도체연구실장) ▲자율주행·자율 행동체 연구개발사업 소개(최정단 한국전자통신연구원 모빌리티로봇연구본부장)에 대해 발표했다. 이후 인공지능 반도체 설계 전문 기업인 리벨리온(Rebellions)의 박성현 대표가 ‘인공지능 반도체와 리벨리온의 여정’을 주제로 강연을 진행했다. 박성현 리벨리온 대표는 강연에서 &ldq
2024-11-12우리 대학이 삼성전자와 ‘130nm BCDMOS 공정 지원' 협약을 23일 오후 체결한다. 삼성전자가 반도체 설계 전문 인재 양성을 위해 지원하는 BCDMOS(복합고전압소자: Bipolar-CMOS-DMOS)*는 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합한 공정이다. 이번 협약을 바탕으로 130nm(나노미터) BCDMOS 8인치 공정을 올해 하반기부터 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다. 이를 위해, 우리 대학 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)는 130nm BCDMOS 공정을 위한 설계 전자설계자동화툴(EDA Tool)과 기술 지원 환경을 마련했다. IDEC은 삼성전자와 협력해 2021년부터 28nm 로직** 공정 칩 제작 기회를 학생들에게 제공하고 있으며, 지난해 28nm FD-SOI***공정 지원도 추가했다. 올해 제공된
2024-07-24과학기술정보통신부·정보통신기획평가원이 주관하는 PIM인공지능반도체 핵심기술개발사업의 지원을 받고있는 우리 대학 PIM반도체설계연구센터가 AI 반도체 전문인력 양성을 위해 전국 AI 및 반도체 관련 학과 학부생과 대학원생을 대상으로 SK하이닉스와 삼성전자의 PIM* 기반 이론 및 실습 교육을 진행했다. 강의는 6월 20일(목)부터 6월 21일(금)까지 SK하이닉스 교육, 7월 4일(목)부터 7월 5일(금)까지 삼성전자 교육을 각각 KAIST PIM반도체설계연구센터에서 진행했다. *PIM(Processing-In-Memory): 메모리 반도체에 연산 기능을 추가하여 AI와 빅데이터 처리 분야에서 데이터 처리 속도를 높이면서도 사용 전력을 줄이는 반도체 설계 기술 이번 교육은 SK하이닉스의 AiM*과 삼성전자의 HBM-PIM*을 활용하여 수강생들이 직접 실습할 수 있는 기회를 제공했다. 전국 25개 대학교에서 300명이 넘는 학생들이 접수하여 높은 관심을 받았다
2024-07-11우리 대학 전기및전자공학부 김이섭 교수 연구실의 박준영 석사졸업생이 6월 23일 ~ 6월 27일, 미국 샌프란시스코에서 개최된 국제 반도체 설계 자동화 학회 (Design Automation Conference, 이하 DAC) 에서 최우수 논문상(Best Paper Award)을 수상하는 성과를 거두었다. DAC은 1964년에 설립돼 올해 61회째를 맞은, 반도체설계자동화, 인공지능 알고리즘과 칩 설계 등을 포함하는 국제학술대회로서, 제출된 논문 중 상위 20퍼센트 정도만 선정하는, 관련 분야 최고 권위의 학회이다. 수상한 연구는 우리 대학 전기및전자공학부 졸업생 박준영 씨의 석사과정 졸업 논문에 기반한 것으로서, Large Language Model 모델 추론의 문제점이 되는 KV 캐싱의 메모리 전송을 줄이는 알고리즘 근사 기법과 하드웨어 아키텍처를 제안하였으며, 학회 best paper award 선정 위원회로부터 그 우수성을 인정받아 발표논문 337편 중 (제출논문
2024-07-02