< (왼쪽부터 시계방향)김경민 교수, 이민구, 김대희, 송한찬 박사, 고태욱, 최문구, 김은영 >
사람의 뇌는 단순히 신호를 주고받는 연결(시냅스)만 조절하는 게 아니라, 개별 신경세포가 ‘상황에 맞게 스스로 예민해지거나 둔해지는’ 적응 능력인 ‘내재적 가소성’을 통해 정보를 처리한다. 하지만 기존 인공지능 반도체는 이런 뇌의 유연함을 흉내 내기 어려웠다. KAIST 연구진이 이번에 이 능력까지 구현한 차세대 초저전력 반도체 기술을 개발해 관심을 모으고 있다.
KAIST(총장 이광형)는 신소재공학과 김경민 교수 연구팀이 뉴런이 과거 활동을 기억해 스스로 반응 특성을 조절하는 ‘내재적 가소성(intrinsic plasticity)’을 모방한 ‘주파수 스위칭(Frequency Switching) 뉴리스터(Neuristor)’를 개발했다고 28일 밝혔다.
‘내재적 가소성’은 같은 소리를 여러 번 들으면 점점 덜 놀라거나, 반복된 훈련을 통해 특정 자극에 더 빨리 반응하게 되는 것과 같은 뇌의 적응 능력을 뜻한다. ‘주파수 스위칭 뉴리스터’는 마치 사람이 자극에 점점 익숙해져 덜 놀라거나, 반대로 반복된 훈련으로 점점 더 민감해지는 것처럼, 신호의 빈도를 스스로 조절하는 인공 뉴런 소자다.
연구팀은 순간적으로 반응했다가 원래 상태로 돌아가는 ‘휘발성 모트 멤리스터’와, 입력 신호의 흔적을 오랫동안 기억하는 ‘비휘발성 멤리스터’를 결합해, 뉴런이 신호를 얼마나 자주 내보낼지(발화 주파수)를 자유롭게 조절할 수 있는 소자를 구현했다.
< 그림 1. 뉴런과 주파수 전환 뉴리스터의 비교 개념도. 뇌 신경세포의 내재적 가소성은 이온 채널해 흥분성을 조절한다. 주파수 전환 뉴리스터는 휘발성Mott 소자가 전류 스파이크를 발생시키고, 비휘발성VCM 소자가 저항 상태를 조절하여 이와 유사한 주파수 조절 특성을 구현한다. >
이 소자는 뉴런 스파이크 신호와 멤리스터 저항 변화가 서로 영향을 주고받으며 자동으로 반응을 조절한다. 쉽게 말해, 반복해서 들은 소리에 덜 놀라거나, 특정 자극에 점점 더 예민해지는 뇌의 반응을 반도체 소자 하나로 흉내 낸 것이다.
연구팀은 이 기술의 효과를 검증하기 위해 ‘희소 신경망(Sparse Neural Network)’ 시뮬레이션을 수행했다. 그 결과, 뉴런 자체의 기억 기능을 통해 기존 신경망보다 27.7% 낮은 에너지 소모로 동일한 성능을 구현했다.
< 그림 2. 뉴리스터의 민감화, 둔감화 특성. 강한 자극(가운데 구간)을 경험한 뒤, 동일한 입력에도 더 빠르게 반응하거나(민감화) 더 느리게 반응하는(둔감화) 특성을 보인다. 이는 뇌 뉴런이 과거 경험에 따라 반응성을 조절하는 내재적 가소성과 같은 원리를 전자 소자에서 구현했음을 보여준다. >
또 일부 뉴런이 손상되더라도 내재적 가소성을 통해 네트워크가 스스로 재구성되어 성능을 회복하는 뛰어난 복원력도 입증했다. 쉽게 말하면, 이 기술을 적용한 인공지능은 전기를 덜 쓰면서도 성능은 그대로 유지하고, 일부 회로가 고장 나도 스스로 보완해 다시 정상적으로 작동하는 셈이다.
< 그림 3. 희소 신경망 시뮬레이션 결과. 희소 신경망은 시냅스 연결을 줄여 에너지 효율을 높일 수 있지만, 정확도가 낮아지는 한계가 있다. 뉴리스터를 적용한 희소 신경망은 기존 신경망과 유사한 정확도를 유지하면서도 에너지 소모를 줄였으며, 일부 뉴런이 손상된 경우에도 성능을 회복하는 높은 복원력을 보였다. >
연구를 주도한 김경민 교수는 “이번 연구는 뇌의 핵심 기능인 내재적 가소성을 단일 반도체 소자로 구현해 인공지능 하드웨어의 에너지 효율과 안정성을 한 차원 높인 성과”라며, “스스로 상태를 기억하고 손상에도 적응·복구할 수 있는 이번 기술은 엣지 컴퓨팅, 자율주행 등 장시간 안정성이 요구되는 시스템의 핵심 소자로 활용될 수 있을 것”이라고 말했다.
이번 연구는 신소재공학과 박우준 박사(현 독일 율리히 연구소), 송한찬(현 ETRI) 박사가 공동 제1저자로 참여했으며, 연구 결과는 재료 분야 세계적 권위 학술지 어드밴스드 머터리얼즈(Advanced Materials, IF 26.8)에 8월 18일자 온라인 게재됐다.
※논문명: Frequency Switching Neuristor for Realizing Intrinsic Plasticity and Enabling Robust Neuromorphic Computing, DOI: 10.1002/adma.202502255
한편, 이번 연구는 한국연구재단과 삼성전자의 지원을 받아 수행됐다.
-
행사 IDEC·삼성전자, 국내 반도체 인재에 14나노 FinFET 첨단 반도체 공정 최초 지원
우리 대학은 국내 대학 연구실에서도 삼성전자의 14나노 FinFET(Fin Field Effect Transistor, 핀 전계효과 트랜지스터) 첨단 공정을 활용해 실제 반도체 칩을 설계·제작하고 성능까지 검증할 수 있는 길이 열렸다고 16일 밝혔다. 그동안 높은 제작 비용과 인프라 한계로 대학이 접근하기 어려웠던 첨단 공정을 교육과 연구 현장에 개방함으로써, 국내 시스템반도체 교육이 이론 중심에서 실제 산업 현장 중심으로 한 단계 도약할 것으로 기대된다. 이를 위해 KAIST 반도체설계교육센터(IC Design Education Center, 이하 IDEC)는 지난 15일 IDEC 동탄교육장에서 삼성전자와 '시스템반도체 14나노 공정 지원'을 위한 협약을 체결했다. 이번 협약은 정부 지원사업인 '반도체핵심IP 설계전문인력양성사업'을 기반으로 추진됐으며, 국내 대학원생과 연구자들에게 첨단 공정 기반의 설계와 칩 제작 경험을 제공해 대학의 시스템반도체 설계 교육을
2026-07-16 -
연구 반도체 속 '전기 병목현상' 해결 실마리 찾았다
반도체 안에서 전기가 흐르는 길목이 막히면 성능이 떨어지고 전력 낭비가 커진다. 국내 연구진이 이러한 ‘전기 병목현상’을 해결할 수 있는 새로운 구조를 개발하고, 전기가 끊김 없이 흐르는 모습을 세계 최초로 확인했다. 이번 성과는 AI 반도체와 초저전력 반도체 등 미래 반도체의 성능과 전력 효율을 높일 핵심 원천기술로 기대된다. 우리 대학은 신소재공학과 홍승범 교수 연구팀이 신소재공학과 강기범 교수, 성균관대학교(총장 유지범) 조성범 교수 연구팀과 공동으로 차세대 반도체 소자로 주목받는 2차원 소재(원자 한두 층 두께의 초박막 소재)에서 전기가 막힘없이 흐르는 새로운 구조를 구현하고, 이를 나노미터(㎚, 10억분의 1m) 수준에서 직접 관찰할 수 있는 분석 플랫폼을 개발했다고 13일 밝혔다. 반도체는 금속 전극과 반도체가 만나는 경계에서 접촉 저항(Contact Resistance, 서로 다른 두 물질이 맞닿는 경계에서 전기가 흐를 때 발생하는 저항) 때
2026-07-13 -
연구 ‘꿈의 반도체’ 2차원 반도체 찾는 일 사람 대신 자동화한다
차세대 AI 반도체로 주목받는 2차원 반도체를 사람이 일일이 찾던 시대가 끝난다. 우리 대학 연구진이 반도체 선별과 소자 제작을 자동화해 수천 개의 소자를 분석하고, 그동안 규명하기 어려웠던 두께와 성능의 관계를 밝혀냈다. 이번 성과는 차세대 반도체 연구를 데이터 기반으로 전환하고, AI 반도체와 초저전력 반도체의 상용화를 앞당길 것으로 기대된다. 우리 대학은 전기및전자공학부·AI시스템학과 권지민 교수 연구팀이 UNIST, 국립한밭대, 한양대, 미국 워싱턴대 세인트루이스(Washington University in St. Louis)와 공동 연구를 통해 광학 현미경 이미지만으로 2차원 반도체를 자동 선별하고 트랜지스터 제작까지 연결하는 기술을 개발했다고 9일 밝혔다. 2차원 반도체는 원자 몇 개 층 두께에 불과한 초박막 반도체로, 기존 실리콘 반도체보다 더 작고 전기를 적게 쓰는 반도체를 구현할 수 있어 '꿈의 반도체'로 불린다. 현재 실리콘 반도체는 회로를
2026-07-09 -
연구 AI 데이터센터 냉각 전력 10분의 1로 줄인다
‘전력 먹는 하마'로 불리는 AI 데이터센터의 냉각 전력을 10분의 1 수준으로 줄일 수 있는 기술이 나왔다. 우리 대학 연구진은 반도체 칩 내부에 머리카락보다 가는 물길을 새겨 넣는 초고효율 액체 냉각 기술을 개발해 AI 반도체의 최대 난제로 꼽히는 발열 문제 해결 가능성을 제시했다. 우리 대학은 기계공학과 김성진 교수팀과 AX학과 이익진 교수팀이 공동연구를 통해 기존 매니폴드 마이크로채널(MMC, Manifold MicroChannel) 냉각 기술의 한계를 극복하고, 반도체 칩 내부에 매니폴드(manifold·냉각수를 여러 경로로 나누어 공급·회수하는 구조)와 마이크로채널(microchannel·머리카락보다 가는 미세 물길)을 결합한 초고효율 액체 냉각 기술을 개발했다고 16일 밝혔다. AI 반도체의 성능이 높아질수록 칩에서 발생하는 열량도 빠르게 증가하고 있다. 그러나 기존 공랭 방식만으로는 차세대 AI 반도체에서 발생하는
2026-06-16 -
연구 반도체는 어디까지 작아질 수 있을까? 원자 수준 예측 기술 개발
삼성전자와 TSMC가‘2nm(나노미터·10억분의 1미터) 공정’경쟁에 나서고 있지만, 실제 반도체 칩의 핵심 소자인 트랜지스터의 크기는 아직 10nm 이상이다. 그렇다면 트랜지스터는 실제로 어디까지 더 작아질 수 있을까? 우리 대학 연구진이 원자 수준의 계산을 통해 그 한계를 예측하는 기술을 개발했다. 우리 대학은 전기및전자공학부 김용훈 교수 연구팀이 컴퓨터 시뮬레이션을 활용해 차세대 반도체 소자 개발의 핵심적 난관인 트랜지스터 미세화의 한계를 분석, 예측할 수 있는 전산 설계 기술을 개발했다고 14일 밝혔다. 트랜지스터는 전류를 켜고 끄는 초소형 스위치로, 스마트폰, 인공지능 컴퓨터 등을 구동하는 반도체 칩의 성능과 전력 효율을 결정하는 핵심 부품이다. 반도체 업계는 더 높은 성능과 낮은 전력 소모를 구현하기 위해 트랜지스터를 지속적으로 작게 만들어 왔다. 그러나 크기가 지나치게 작아지면 양자터널링(전자가 원래 통과할 수 없는 에너지 장
2026-06-15