%EB%B0%98%EB%8F%84%EC%B2%B4+%EC%86%8C%EC%9E%90
-
3차원 적층형 화합물 반도체 소자 제작 성공
우리 대학 전기및전자공학부 김상현 교수 연구팀이 *모놀리식 3차원 집적의 장점을 극대화해 기존의 통신 소자의 단점을 극복하는 화합물 반도체 소자 집적 기술을 개발했다고 14일 밝혔다.
☞ 모놀리식 3차원 집적: 하부 소자 공정 후, 상부의 박막층을 형성하고 상부 소자 공정을 순차적으로 진행함으로써 상하부 소자 간의 정렬도를 극대화할 수 있는 기술로 궁극적 3차원 집적 기술로 불린다.
우리 대학 전기및전자공학부 정재용 박사과정이 제1 저자로 주도하고 한국나노기술원 김종민 박사, 광주과학기술원 장재형 교수 연구팀과의 협업으로 진행한 이번 연구는 반도체 올림픽이라 불리는 ‘VLSI 기술 심포지엄(Symposium on VLSI Technology)’에서 발표됐다. (논문명 : High-performance InGaAs-On-Insulator HEMTs on Si CMOS for Substrate Coupling Noise-free Monolithic 3D Mixed-Signal IC).
VLSI 기술 심포지엄은 국제전자소자학회(International Electron Device Meetings, IEDM)와 더불어 대학 논문의 채택비율이 25%가 되지 않는 저명한 반도체 소자 분야 최고 권위 학회다.
반도체 소자는 4차 산업 혁명의 특징인 초연결성 구현을 위한 핵심 통신 소재 및 부품으로서 주목받고 있다.
특히 통신 신호, 양자 신호는 아날로그 형태의 신호이고 신호전달 과정에서 신호의 크기가 약해지거나 잡음이 생겨 신호의 왜곡이 생기기도 한다. 따라서 이러한 신호를 주고받을 때 고속으로 신호의 증폭이 필요한데 이러한 증폭 소자에서는 초고속, 고출력, 저전력, 저잡음 등의 특성이 매우 중요하다. 또한 통신 기술이 발전함에 따라 이를 구성하는 시스템은 점점 더 복잡해져 고집적 소자 제작기술이 매우 중요하다.
통신 소자는 통상적으로 두 가지 방식으로 구현된다. 실리콘(Si)을 사용해 집적도 높은 Si CMOS를 이용해 증폭 소자를 구현하는 방법과 *III-V 화합물 반도체를 증폭 소자로 제작하고 기타 소자들을 Si CMOS로 제작해 패키징 하는 방식이 있다. 그러나 각각의 방식은 단점이 존재한다. 기존의 실리콘(Si) 기술은 물성적 한계로 인해 차단주파수 특성 등 통신 소자에 중요한 소자 성능 향상이 어려우며 기판 커플링 잡음 등 복잡한 신호 간섭에 의한 잡음 증가 문제가 존재한다. 반면, III-V 화합물 반도체 기술은 소자 자체의 잡음 특성은 우수하지만 다른 부품과의 집적/패키징 공정이 복잡하고 이러한 패키징 공정으로 인해 신호의 손실이 발생하는 문제가 존재한다.
☞ III-V 화합물 반도체: 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체로 전하 수송 특성 및 광 특성이 매우 우수한 소재
연구팀은 이러한 문제 해결을 위해 증폭 소자 이외의 소자 및 디지털 회로에서 좋은 성능을 낼 수 있는 Si CMOS 기판 위에 아날로그 신호 증폭 성능이 매우 우수한 III-V 화합물 반도체 *HEMT를 3차원 집적해 Si CMOS와 III-V HEMT의 장점을 극대화하는 공정 및 소자 구조를 제시했다. 3층으로 소자를 쌓아나감으로써 같은 기판 위에 집적할 수 있는 방식이다. 이와 동시에 기판 신호 간섭에 의한 잡음을 제거할 수 있음을 증명했다.
☞ HEMT: High-Electron Mobility Transistor
연구팀은 하부 Si CMOS의 성능 저하 방지를 위해 300oC 이하에서 상부 III-V 소자를 집적하는 웨이퍼 본딩 등의 초저온 공정을 활용해 상부 소자 집적 후에도 하부 Si CMOS의 성능을 그대로 유지할 수 있었다.
또한 고성능 상부 III-V 소자 제작을 위해서 InGaAs/InAs/InGaAs의 양자우물 구조를 도입해 높은 전자 수송 특성을 실현했으며 100 나노미터(nm) 노드 공정 수준으로도 세계 최고 수준의 차단 주파수 특성을 달성했다. 이는 10 나노미터(nm) 이하 급의 최첨단 공정을 사용하지 않고도 그 이상의 우수한 성능을 낼 수 있는 융합 기술로 향후 기존과 다른 형태의 파운드리 비즈니스 방식의 도입 가능성을 증명했다고 할 수 있다.
더불어 연구진은 이러한 3차원 집적 형태로 소자를 제작함으로써 기존에 SI CMOS에서 존재하는 기판 간섭에 의한 잡음을 해결할 수 있음을 실험을 통해 최초로 증명했다.
김상현 교수는 “디지털 회로 및 다양한 수동소자 제작에 최적화된 Si CMOS 기판 위에 증폭기 등의 능동소자 특성이 현존하는 어떤 물질보다 우수한 III-V 화합물 반도체 소자를 동시 집적할 가능성을 최초로 입증한 연구로, 향후 통신 소자 등에 응용이 가능할 것으로 생각한다”라며 “이번 기술은 향후 양자 큐빗의 해독 회로에도 응용할 수 있어 그 확장성이 매우 큰 기술이다. 다양한 분야에서 활용할 수 있도록 후속 연구에 힘쓰겠다”라고 말했다.
한편 이번 연구는 한국연구재단 지능형반도체기술개발사업, 경기도 시스템반도체 국산화 연구지원 사업 등의 지원을 받아 수행됐다.
2021.06.14 조회수 52102 -
고성능 전자소자 소재 "절반-금속" 나노선 개발
-교과부 21세기 프론티어사업단 김봉수교수팀, 나노신소재 합성성공-
한 물질이 금속과 비금속의 특성을 나타내 기존 반도체 소자의 성능을 획기적으로 개선시킬 수 있는 "절반-금속 (half-metallic) 강자성 규화금속 나노선"이 개발됐다.
우리학교 화학과 김봉수 교수팀이 절반-금속성을 갖는 규화철 나노선을 최초로 합성함으로써 통하여 ‘차세대 스핀전자공학’에 필수적인 스핀 주입(spin injection) 물질을 개발했다.
스핀주입이란 외부의 전기장이나 자기장에 의해 물질 내 전자의 자기적 특성(스핀)을 조절하는 것인데, 이번에 개발된 규화철 나노선은 한 방향 스핀을 갖는 전자들에게는 전도성 금속으로 작용하고 그 반대방향 스핀을 갖는 전자에게는 절연체로 작용하여 한 가지 스핀방향만을 가지는 전류를 만들어 낼 수 있다.
이런 기능은 정보신호로 변환이 가능하기 때문에 이 나노선으로 고성능, 고집적, 저전력 특성을 가지는 전자소자를 만들면 현재 실리콘 반도체의 한계를 극복할 수 있다.
김 교수팀은 기존에 개발한 규화철(FeSi) 나노선에 산소기체를 도입한 간단한 열확산 법을 이용하여 매우 높은 큐리 온도 (Tc=840 K)에서도 강자성을 유지하고 높은 스핀편극도를 가지는 절반-금속 강자성 규화철(Fe3Si) 나노선으로 완벽하게 변환하였으며, 같은 방법으로 규화코발트(Co2Si) 나노선을 변환시켜 최초로 단결정 코발트(Co) 나노선을 합성하는 등 소재의 조성을 조절하는 합성법의 일반화에도 성공하였다.
김 교수팀이 개발한 강자성 규화철(Fe3Si) 나노선은 나노 소자 제작을 위한 빌딩 블록(building blocks)에 활용될 수 있어, 효율적이고 소형화된 초고성능 자기 메모리 및 거대 자기저항(GMR) 센서의 개발이 가능해졌다. 이에 따라 양자 메모리 처리와 고주파 전자통신 소자 등 다양한 나노 소자 개발에 기술적 전기(轉機)가 마련됐다.
한편, 이번 연구결과는 8월초 나노기술(NT) 분야의 가장 권위있는 학술지인 "나노 레터 (Nano Letters)"지 온라인판에 게재되었고, 현재 국내 특허 출원 중이다.
2010.08.19 조회수 16612 -
장기주 교수, 불순물도핑없는 반도체나노선 양전하 생성원인규명
물리학과 장기주(張基柱, 56) 교수팀이 게르마늄-실리콘 나노선에서 불순물 도핑 없이도 양전하가 생성되는 원인을 최근 규명했다. 이 연구는 KAIST 박지상, 류병기 연구원, 연세대 문창연 박사와 함께 나노미터(nm=10억분의 1m)단위의 직경을 가진 코어-쉘(core-shell) 구조의 게르마늄-실리콘 나노선의 전기전도 특성을 조사해 이뤄졌다.
이번 연구결과는 나노과학기술 분야 최고 권위지인 ‘나노 레터스(Nano Letters)" 온라인판에 게르마늄-실리콘 코어-쉘 나노선의 양전하 정공 가스를 일으키는 결함(Defects Responsible for the Hole Gas in Ge/Si Core−Shell Nanowires)라는 제목으로 지난 17일 게재됐다.
반도체 기술이 소형화의 한계에 직면하면서 탄소나노튜브, 그래핀(graphene), 반도체 나노선 등 나노 소재를 이용한 새로운 반도체 소자 연구가 널리 수행되고 있다. 특히 실리콘 및 게르마늄 나노선은 기존 반도체 기술과 접목이 가능하기 때문에 큰 기대를 모으고 있다. 반도체 나노선의 소자 응용은 불순물을 첨가하여 양전하 혹은 음전하를 띤 정공(hole)이나 전자 운반자를 만들어 전류가 흐를 수 있게 해야 한다. 그러나 나노선의 직경이 작아져 나노미터 수준이 되면 불순물 첨가가 어려워 전기전도의 조절이 매우 어려워진다.
이에 반해 게르마늄 나노선을 얇은 실리콘 껍질로 둘러싼 코어-쉘(core-shell) 구조를 갖는 나노선을 만들면 불순물을 도핑하지 않아도 게르마늄 코어에 정공이 만들어지고 전하 이동도는 크게 증가한다. 연구진은 제일원리 전자구조 계산을 통해 게르마늄 코어와 실리콘 쉘의 밴드구조가 어긋나 있고, 이러한 이유로 게르마늄 코어의 전자가 실리콘 쉘에 있는 표면 결함으로 전하 이동이 가능하여 코어에 양공이 생성됨을 최초로 규명했다. 또한 반도체 나노선을 만드는 과정에서 촉매로 쓰이는 금(Au) 원자들이 실리콘 쉘에 남아 게르마늄 코어의 전자를 빼앗는다는 사실도 처음 밝혔다.
張 교수는 “이번 연구 결과는 그동안 수수께끼로 남아있던 게르마늄-실리콘 나노선의 양전하 생성 원인과 산란과정을 거치지 않는 정공의 높은 전하 이동도에 대한 이론적 모델을 확립하고, 이를 토대로 불순물 도핑 없는 나노선의 소자 응용과 개발에 크게 기여할 것으로 기대된다.” 고 말했다.
* 용어설명○ 제일원리 전자구조 계산 : 실험 데이터 없이 순전히 양자이론에 기초하여 물질의 전자구조와 물성을 기술하는 최고급(state-of-the-art) 전자구조 계산방법.
(그림1) 실리콘 나노선 및 게르마늄-실리콘 코어-쉘 나노선의 원자구조.
(그림2) 게르마늄-실리콘 코어-쉘 나노선의 전자의 상태밀도 분포.
2009.12.30 조회수 19586