-
3차원 적층형 화합물 반도체 소자 제작 성공
우리 대학 전기및전자공학부 김상현 교수 연구팀이 *모놀리식 3차원 집적의 장점을 극대화해 기존의 통신 소자의 단점을 극복하는 화합물 반도체 소자 집적 기술을 개발했다고 14일 밝혔다.
☞ 모놀리식 3차원 집적: 하부 소자 공정 후, 상부의 박막층을 형성하고 상부 소자 공정을 순차적으로 진행함으로써 상하부 소자 간의 정렬도를 극대화할 수 있는 기술로 궁극적 3차원 집적 기술로 불린다.
우리 대학 전기및전자공학부 정재용 박사과정이 제1 저자로 주도하고 한국나노기술원 김종민 박사, 광주과학기술원 장재형 교수 연구팀과의 협업으로 진행한 이번 연구는 반도체 올림픽이라 불리는 ‘VLSI 기술 심포지엄(Symposium on VLSI Technology)’에서 발표됐다. (논문명 : High-performance InGaAs-On-Insulator HEMTs on Si CMOS for Substrate Coupling Noise-free Monolithic 3D Mixed-Signal IC).
VLSI 기술 심포지엄은 국제전자소자학회(International Electron Device Meetings, IEDM)와 더불어 대학 논문의 채택비율이 25%가 되지 않는 저명한 반도체 소자 분야 최고 권위 학회다.
반도체 소자는 4차 산업 혁명의 특징인 초연결성 구현을 위한 핵심 통신 소재 및 부품으로서 주목받고 있다.
특히 통신 신호, 양자 신호는 아날로그 형태의 신호이고 신호전달 과정에서 신호의 크기가 약해지거나 잡음이 생겨 신호의 왜곡이 생기기도 한다. 따라서 이러한 신호를 주고받을 때 고속으로 신호의 증폭이 필요한데 이러한 증폭 소자에서는 초고속, 고출력, 저전력, 저잡음 등의 특성이 매우 중요하다. 또한 통신 기술이 발전함에 따라 이를 구성하는 시스템은 점점 더 복잡해져 고집적 소자 제작기술이 매우 중요하다.
통신 소자는 통상적으로 두 가지 방식으로 구현된다. 실리콘(Si)을 사용해 집적도 높은 Si CMOS를 이용해 증폭 소자를 구현하는 방법과 *III-V 화합물 반도체를 증폭 소자로 제작하고 기타 소자들을 Si CMOS로 제작해 패키징 하는 방식이 있다. 그러나 각각의 방식은 단점이 존재한다. 기존의 실리콘(Si) 기술은 물성적 한계로 인해 차단주파수 특성 등 통신 소자에 중요한 소자 성능 향상이 어려우며 기판 커플링 잡음 등 복잡한 신호 간섭에 의한 잡음 증가 문제가 존재한다. 반면, III-V 화합물 반도체 기술은 소자 자체의 잡음 특성은 우수하지만 다른 부품과의 집적/패키징 공정이 복잡하고 이러한 패키징 공정으로 인해 신호의 손실이 발생하는 문제가 존재한다.
☞ III-V 화합물 반도체: 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체로 전하 수송 특성 및 광 특성이 매우 우수한 소재
연구팀은 이러한 문제 해결을 위해 증폭 소자 이외의 소자 및 디지털 회로에서 좋은 성능을 낼 수 있는 Si CMOS 기판 위에 아날로그 신호 증폭 성능이 매우 우수한 III-V 화합물 반도체 *HEMT를 3차원 집적해 Si CMOS와 III-V HEMT의 장점을 극대화하는 공정 및 소자 구조를 제시했다. 3층으로 소자를 쌓아나감으로써 같은 기판 위에 집적할 수 있는 방식이다. 이와 동시에 기판 신호 간섭에 의한 잡음을 제거할 수 있음을 증명했다.
☞ HEMT: High-Electron Mobility Transistor
연구팀은 하부 Si CMOS의 성능 저하 방지를 위해 300oC 이하에서 상부 III-V 소자를 집적하는 웨이퍼 본딩 등의 초저온 공정을 활용해 상부 소자 집적 후에도 하부 Si CMOS의 성능을 그대로 유지할 수 있었다.
또한 고성능 상부 III-V 소자 제작을 위해서 InGaAs/InAs/InGaAs의 양자우물 구조를 도입해 높은 전자 수송 특성을 실현했으며 100 나노미터(nm) 노드 공정 수준으로도 세계 최고 수준의 차단 주파수 특성을 달성했다. 이는 10 나노미터(nm) 이하 급의 최첨단 공정을 사용하지 않고도 그 이상의 우수한 성능을 낼 수 있는 융합 기술로 향후 기존과 다른 형태의 파운드리 비즈니스 방식의 도입 가능성을 증명했다고 할 수 있다.
더불어 연구진은 이러한 3차원 집적 형태로 소자를 제작함으로써 기존에 SI CMOS에서 존재하는 기판 간섭에 의한 잡음을 해결할 수 있음을 실험을 통해 최초로 증명했다.
김상현 교수는 “디지털 회로 및 다양한 수동소자 제작에 최적화된 Si CMOS 기판 위에 증폭기 등의 능동소자 특성이 현존하는 어떤 물질보다 우수한 III-V 화합물 반도체 소자를 동시 집적할 가능성을 최초로 입증한 연구로, 향후 통신 소자 등에 응용이 가능할 것으로 생각한다”라며 “이번 기술은 향후 양자 큐빗의 해독 회로에도 응용할 수 있어 그 확장성이 매우 큰 기술이다. 다양한 분야에서 활용할 수 있도록 후속 연구에 힘쓰겠다”라고 말했다.
한편 이번 연구는 한국연구재단 지능형반도체기술개발사업, 경기도 시스템반도체 국산화 연구지원 사업 등의 지원을 받아 수행됐다.
2021.06.14
조회수 52102
-
정명수 교수, 테라바이트(TB) 메모리 시대 열어
*비휘발성 메모리(이하 NVDIMM)와 *초저지연 SSD(반도체 저장장치)가 하나의 메모리로 통합돼, 소수의 글로벌 기업만이 주도하고 있는 미래 *영구 메모리(Persistent Memory)보다 성능과 용량이 대폭 향상된 메모리 기술이 우리 연구진에 의해 개발됐다.
☞ 비휘발성 메모리(NVDIMM; Non-Volatile DIMM): 기존 D램(DRAM)에 플래시 메모리와 슈퍼 커패시터를 추가해 정전 때에도 데이터를 유지할 수 있는 메모리.
☞ 초저지연 SSD(Ultra Low Latency SSD): 기존 SSD를 개선해, 매우 낮은 지연시간을 갖는 SSD.
☞ 영구 메모리(Persistent Memory): 데이터의 보존성을 가지는 메모리.
우리 대학 전기및전자공학부 정명수 교수 연구팀(컴퓨터 아키텍처 및 운영체제 연구실)이 비휘발성 메모리와 초저지연 SSD를 하나의 메모리 공간으로 통합하는 메모리-오버-스토리지(Memory-over-Storage, 이하 MoS) 기술 개발에 성공했다고 16일 밝혔다.
정 교수팀이 새롭게 개발한 이 기술은 기존 스토리지 기술을 재사용하는 데 인텔 옵테인 대비, 메모리 슬롯당 4배 이상인 테라바이트(TB=1,024GB) 수준의 저장 용량을 제공하면서도 휘발성 메모리(D램)과 유사한 사용자 수준의 데이터 처리 속도를 낼 수 있다.
기존 NVDIMM은 운영체제의 도움 없이 CPU가 직접 비휘발성 메모리에 접근할 수 있다는 장점이 있다. 반면 NVDIMM은 D램을 그대로 활용하고 배터리 크기를 무한히 키울 수 없기 때문에 대용량 데이터를 처리할 수 없다는 게 문제다. 이를 해결하기 위한 대안으로는 인텔의 옵테인 메모리 (Intel Optane DC PMM)와 메모리 드라이브 기술(Intel Memory Drive Technology) 등이 있다. 그러나 이러한 기술들은 비휘발성 메모리에 접근할 때마다 운영체제의 도움이 필요해 NVDIMM에 비해 50% 수준으로 읽기/쓰기 속도가 떨어진다.
정 교수팀이 제안한 MoS 기술은 초저지연 SSD를 주 메모리로 활용하고, NVDIMM을 *캐시메모리로 활용한다. 이 결과, SSD 대용량의 저장 공간을 사용자에게 메모리로 사용하게 해줌과 동시에 NVDIMM 단독 사용 시와 유사한 성능을 얻게 함으로써 미래 영구 메모리 기술들이 가지는 한계점을 전면 개선했다.
☞ 캐시: 자주 사용되는 데이터에 빨리 접근할 수 있도록 느린 메모리에 저장된 데이터를 빠른 메모리에 복사해 두는 기법.
MoS 기술은 메인보드나 CPU 내부에 있는 *메모리 컨트롤러 허브(이하 MCH)에 적용돼 사용자의 모든 메모리 요청을 처리한다. 사용자 요청은 일반적으로 NVDIMM 캐시 메모리에서 처리되지만 NVDIMM에 저장되지 않은 데이터의 경우 초저지연 SSD에서 데이터를 읽어와야 한다. 기존 기술들은 운영체제가 이러한 SSD 읽기를 처리하는 반면, 개발된 MoS 기술은 MCH 내부에서 하드웨어가 SSD 입출력을 직접 처리함으로써 초저지연 SSD에 접근 시 발생하는 운영체제(OS)의 입출력 오버헤드(추가로 요구되는 시간)를 완화하는 한편 SSD의 큰 용량을 일반 메모리처럼 사용할 수 있게 해준다.
☞ 메모리 컨트롤러 허브: 일반적으로 노스 브릿지(North Bridge)로 알려져 있으며, CPU가 메모리(DRAM)나 그래픽 처리장치(GPU)와 같은 고대역폭 장치에 접근할 수 있도록 도와주는 하드웨어.
정 교수가 이번에 개발한 MoS 기술은 소프트웨어 기반 메모리 드라이브나 옵테인 영구 메모리 기술 대비 45% 절감된 에너지 소모량으로 110%의 데이터 읽기/쓰기 속도 향상을 달성했다. 결과적으로 대용량의 메모리가 필요하고 정전으로 인한 시스템 장애에 민감한 데이터 센터, 슈퍼컴퓨터 등에 사용되는 기존 메모리/미래 영구 메모리를 대체할 수 있을 것으로 기대된다.
정명수 교수는 "미래 영구 메모리 기술은 일부 해외 유수 기업이 주도하고 있지만, 이번 연구성과를 기반으로 국내 기술과 기존 스토리 및 메모리 기술을 통해 관련 시장에서 우위를 선점할 수 있는 가능성을 열었다는 점에서 의미가 있다"고 강조했다.
이번 연구는 올해 6월에 열릴 컴퓨터 구조 분야 최우수 학술대회인 '이스카(ISCA, International Symposium on Computer Architecture), 2021'에 관련 논문(논문명: Revamping Storage Class Memory With Hardware Automated Memory-Over-Storage Solution)으로 발표될 예정이다. 또 해당 연구에 대한 자세한 내용은 연구실 웹사이트(http://camelab.org)에서 확인할 수 있다.
한편 이번 연구는 과학기술정보통신부와 한국연구재단이 추진하는 우수신진(중견연계) 사업, KAIST 정착연구사업 등의 지원을 받아 수행됐다.
2021.03.16
조회수 101720
-
MOSFET보다 빠른 저전력 트랜지스터 개발
우리 대학 물리학과 조성재 교수 연구팀이 기존의 금속 산화물 반도체 전계효과 트랜지스터(metal-oxide-semiconductor field-effect transistor, MOSFET) 대비 작동 전력 소모량이 10배 이상 낮고 동작 속도가 2배 이상 빠른 저전력, 고속 터널 트랜지스터를 개발했다. 이제까지 구현된 저전력 트랜지스터 중 MOSFET보다 빠른 트랜지스터의 개발은 최초이다.
조 교수 연구팀은 흑린(black phosphorus)의 두께에 따라 밴드갭이 변하는 독특한 성질을 이용해 트랜지스터 채널을 구성함으로써 전력소모를 줄이고, 단층 붕화 질소 (hexagonal boron nitride)를 트랜지스터의 drain 접합에 이용해 터널 트랜지스터의 작동 상태 전류를 높이는데 성공했다. 이제까지의 저전력 트랜지스터는 전력 소모는 낮지만, 작동 상태 전류가 기존 MOSFET에 비해 현저히 작아서 작동 속도가 느린 문제점이 있었다.
김성호 연구원이 1 저자로 참여한 이번 연구는 국제 학술지 ‘나노 레터스 (Nano Letters)’ 4월 24일 자 온라인판에 게재됐다. (논문명 : Monolayer Hexagonal Boron Nitride Tunnel Barrier Contact for Low-Power Black Phosphorus Heterojunction Tunnel Field-Effect Transistors)
트랜지스터의 전력 소모를 감소시키기 위해서는 트랜지스터의 작동 전압과 대기 상태 전류를 동시에 낮추는 것이 필수적이다. 이를 위해서는 subthreshold swing (SS, 전류를 10배 증가시키는데 필요한 전압값, 단위: mV/decade = mV/dec)을 낮추는 것이 필요한데, 기존의 MOSFET은 thermal carrier injection mechanism 때문에 SS 값이 상온에서 60 mV/dec 이하로 낮아질 수 없다는 한계를 지닌다. band-to-band-tunneling을 carrier injection mechanism으로 가지는 터널 트랜지스터는 상온에서 SS 값이 60 mV/dec 미만으로 낮아질 수 있기 때문에 MOSFET을 대체할 수 있는 저전력 소자로 제안되어왔다. 지난 1월 조교수 연구팀은 흑린을 사용하여 60 mV/dec미만의 SS를 가지는 저전력 트랜지스터를 개발하는데 성공하여 Nature Nanotechnology에 결과를 보고하였다. 하지만, 그 결과 또한 여전히 작동 상태 전류, 특히 SS = 60 mV/dec인 지점에서의 전류가 0.6 μA/μm로 MOSFET의 threshold에서의 전류값 1-10μA/μm보다 낮은 한계가 있었다.
조 교수 연구팀은 본 연구에서 단층 붕화 질소를 활용하여 지난 연구의 한계를 극복하고 SS = 60mV/dec 지점에서의 작동 상태 전류를 Nature Nanotechnology에 보고한 저전력 흑린 트랜지스터에서의 결과보다 10배 이상 크고, MOSFET의 threshold에서의 전류값보다도 큰 20 μA/μm을 달성했다. 흑린(black phosphorus)의 두께에 따라 밴드갭이 변하는 독특한 성질을 이용해 트랜지스터 채널을 구성함으로써 전력소모를 줄이고, 단층 hexagonal boron nitride를 트랜지스터의 drain 접합에 이용해 터널 트랜지스터의 작동 속도를 높이는데 성공하여 저전력 고속 트랜지스터의 구성 요건을 완성했다는 점에서 큰 의의가 있다.
조성재 교수는 “흑린 이종접합 트랜지스터가 기존의 어떤 트랜지스터보다 저전력, 고속으로 작동하는 것을 확인했다. 이는 기존 실리콘 기반의 MOSFET을 대체할 수 있는 새로운 트랜지스터의 가능성을 보여주는 결과이다.”라며 “이번 연구 결과를 바탕으로 기초 반도체 물리학 및 비메모리 반도체 산업에 다양한 응용이 가능할 것으로 기대한다.”라고 말했다.
이번 연구는 한국연구재단 미래반도체신소자원천기술개발사업의 지원을 받아 수행됐다.
2020.05.06
조회수 12885
-
저전력·고속 터널 전계효과 트랜지스터 개발
물리학과 조성재 교수 연구팀이 기존의 금속 산화물 반도체 전계효과 트랜지스터(metal-oxide-semiconductor field-effect transistor, MOSFET) 대비 작동전력 소모량이 10배 이상, 대기전력 소모량이 1만 배 가까이 적은 저전력, 고속 트랜지스터를 개발했다.
조 교수 연구팀은 2차원 물질인 흑린(black phosphorus)의 두께에 따라 밴드갭이 변하는 독특한 성질을 이용해 두 물질의 접합이 아닌 단일 물질의 두께 차이에 의한 이종접합 터널을 제작하는 데 성공했다. 이러한 단일 물질의 이종접합을 터널 트랜지스터에 활용하면 서로 다른 물질로 제작한 이종접합 트랜지스터에서 발생했던 격자 불균형, 결함, 계면 산화 등의 문제를 해결할 수 있어 고성능 터널 트랜지스터의 개발이 가능하다.
김성호 연구원이 1 저자로 참여한 이번 연구는 국제 학술지 ‘네이처 나노테크놀로지 (Nature Nanotechnology)’ 1월 27일 자 온라인판에 게재됐다. (논문명 : Thickness-controlled black phosphorus tunnel field-effect transistor fro low-power switches).
무어 법칙에 따른 트랜지스터 소형화 및 집적도 증가는 현대의 정보화 기술을 가능하게 했지만 최근 트랜지스터의 소형화가 양자역학적 한계에 다다르면서 전력 소모가 급격히 증가해 이제는 무어 법칙에 따라 트랜지스터 소형화가 진행되지 못하는 상황이다. 최근에는 자율주행차, 사물인터넷 등의 등장으로 많은 양의 데이터를 저전력, 고속으로 처리할 수 있는 비메모리 반도체의 기술 발달이 시급히 요구되고 있다.
트랜지스터의 전력 소모는 크게 작동 전력 소모와 대기 전력 소모로 나뉜다. 작동 전력과 대기 전력을 같이 낮추기 위해서는 트랜지스터의 작동 전압과 대기 상태 전류를 동시에 낮추는 것이 필수적이다. 이를 위해서는 전류를 10배 증가시키는데 필요한 전압으로 정의되는 SS 값(subthreshold swing, 단위: mV/decade = mV/dec)의 감소가 필요한데, 금속 산화물 반도체 전계효과 트랜지스터에서는 SS 값이 상온에서 60 mV/dec 이하로 낮아질 수 없다. 이를 해결하기 위해서는 상온에서 SS 값을 60 mV/dec 이하로 낮출 수 있는 새로운 트랜지스터의 개발이 필요하다. 이전에 개발되었던 낮은 SS를 가지는 저전력 터널 트랜지스터의 경우 트랜지스터 채널을 구성하는 두 물질의 이종접합 계면에서 산화막 등의 문제가 발생하여 작동 상태에서 낮은 전류를 가지는 문제가 있었다. 작동 상태 전류는 트랜지스터 작동속도에 비례하기 때문에, 낮은 작동 상태 전류는 저전력 트랜지스터의 경쟁력을 떨어뜨린다.
조 교수 연구팀이 적은 전력소모를 위한 낮은 SS 값과 고속 작동을 위한 높은 작동 상태 전류를 단일 트랜지스터에서 동시에 달성한 것은 유례없는 일로 2차원 물질 기반의 저전력 트랜지스터가 기존의 금속 산화물 반도체 전계효과 트랜지스터의 전력 소모 문제를 해결하고, 궁극적으로 기존 트랜지스터를 대체하고 미래의 저전력 대체 트랜지스터가 될 수 있음을 의미한다. 조성재 교수는 “이번 연구는 기존의 어떤 트랜지스터보다 저전력, 고속으로 작동해 실리콘 기반의 CMOS 트랜지스터를 대체할 수 있는 저전력 소자의 필요충분조건을 최초로 만족시킨 개발이다”라며 “대한민국 비메모리 산업뿐 아니라 세계적으로 기초 반도체 물리학 및 산업 응용에 큰 의의를 지닌다”라고 말했다.
이번 연구는 한국연구재단 미래반도체신소자원천기술개발사업의 지원을 받아 수행됐다.
2020.02.20
조회수 16296
-
꿈의 신소재 ‘그래핀’ 활용한 차세대 메모리 소자 개발
[그림] 기존 실리콘 기반 전하포획방식 플래쉬 메모리 소자에 그래핀 전극이 도입된 모식도
- Nano Letters지 발표,“기존 생산라인을 그대로 이용하여 바로 양산할 수 있는 차세대 플래시 메모리 소자”-
금속 전극을 그래핀*으로 대체하면 기존의 플래시 메모리** 소자의 성능과 신뢰도가 획기적으로 개선된다는 사실이 국내 연구진에 의해 규명되었다.
조병진 교수(한국과학기술원)가 주도한 이번 연구는 교육과학기술부(장관 이주호)와 한국연구재단(이사장 오세정)이 추진하는 중견연구자지원사업(도약연구)과 미래기반기술개발사업의 지원으로 수행되었고, 연구결과는 나노과학 분야의 권위 있는 학술지인 ‘Nano Letters"지에 온라인 속보(11월 22일)로 게재되었다.
(논문명 : Graphene Gate Electrode for MOS Structure-based Electronic Devices)
특히, 이번 연구성과는 그래핀이 먼 미래의 반도체 소자가 아닌 현재 양산 중인 반도체 소자에도 바로 활용할 수 있는 소재인 점을 증명한 첫 사례라는 점에서 그 의미가 크다.
* 그래핀(Graphene) : 흑연의 표면층을 한 겹만 떼어낸 탄소나노물질로, 높은 전도성과 전하 이동도를 갖고 있어 향후 응용 가능성이 높아 꿈의 신소재로 불림
** 플래시 메모리(Flash Memory) : 전원이 공급되지 않아도 저장된 정보를 계속 유지하는 컴퓨터 기억장치의 일종으로, 스마트폰, 노트북, 디지털 카메라 등 전자장치에 폭넓게 사용됨
조병진 교수 연구팀은 기존의 실리콘 기반의 반도체 소자(전계효과 트랜지스터*)에서 금속 게이트 전극을 그래핀 전극으로 대체하면, 미래의 반도체 시장에서 요구하는 성능과 신뢰도를 확보할 수 있다는 사실을 밝혀냈다. 이 기술은 기존의 반도체 제조 공정에서 크게 바뀌는 부분이 없어서 머지않아 양산에 적용할 수 있다.
* 전계효과 트랜지스터(field effect transistor) : 전압(게이트 전압)으로 전류(드레인 전류)를 제어하는 형식의 가장 일반적이고 광범위하게 쓰이고 있는 반도체 소자
최근 그래핀의 우수한 전기적 특성을 활용하여 초고속 반도체, 신개념 로직 반도체* 등을 구현하기 위해 전 세계적으로 활발히 연구되고 있지만, 10~20년 후에나 상용화될 수 있는 기초․원천연구가 대부분이다.
※ 로직(Logic) 반도체 : 기억 기능을 하는 메모리 반도체와는 달리 데이터를 연산․처리하는 반도체
또한 지금까지 그래핀을 현재 세계 반도체 시장의 핵심 주류인 실리콘 기반 전자소자의 한 부분으로서 적용한 적은 없었다.
현재 국내외 기업에서는 20나노미터* 이하 급에서 사용될 것으로 예상되는 전하포획방식**의 플래시 메모리 소자를 연구 개발 중이다. 하지만 이 방식의 플래시 소자는 데이터 보존 특성이 시장의 요구조건(멀티비트 동작 시 섭씨 150도에서 10년 이상 데이터 보존 등)을 아직 충족시키지 못해 현재까지 대량으로 상용화되지 못하고 있다.
* 나노미터(nano meter) : 10억분의 1미터로, 1나노미터는 대략 성인 머리카락 굵기의 10만분의 1
** 전하포획 플래시(Charge Trap Flash) 메모리 : 전하를 기존의 도체가 아닌 부도체 물질에 저장하는 방식으로, 새로운 반도체 나노공정을 이용해 개발한 비휘발성 메모리
그러나 이번 성과는 현재 국내외 기업들이 집중적으로 연구개발하고 있는 전하포획방식의 플래시 메모리 소자에 그래핀 전극을 사용하면, 데이터 보존 특성이 바로 시판할 수 있는 성능과 신뢰도로 크게 개선(데이터 10% 손실시간 기준으로 기존 소자에 비해 10,000배 개선)될 뿐만 아니라, 데이터 씀과 지움 간의 전압차이가 70%나 개선되는 등 20나노미터이하의 플래시 메모리 소자의 상용화에 가장 큰 기술적 장벽을 극복할 수 있음을 실험으로 증명하였다.
이것은 그래핀이 세상에서 존재할 수 있는 가장 얇은 단원자층 물질이고 신축성과 유연성이 뛰어나, 기존의 금속 전극과는 달리 전극 아래에 위치한 게이트 유전막에 기계적 스트레스를 발생시키지 않기 때문인 것으로 확인되었다. 또한 이번 연구를 통해 그래핀이 갖는 큰 일함수*도 데이터 보존 특성을 향상시킬 수 있는 또 다른 장점으로 파악되었다.
※ 일함수(Work function) : 물질 내에 있는 전자 하나를 밖으로 끌어내는데 필요한 최소의 일(에너지)
조병진 교수는 “이번 연구결과는 새로운 나노기술을 기존의 반도체기술에 융합하여 기존 기술의 한계를 극복한 대표적인 예로서, 그래핀이 먼 미래만의 소재가 아닌 지금 또는 바로 다음 세대 반도체 핵심 소자에 즉시 적용될 수 있음을 보여주는 첫 사례이다. 또한 이번 연구결과를 응용해서 그래핀을 플래시 메모리 소자뿐만 아니라 자동차 전자제어장치, 군사용 및 의료 시스템 등 반도체 소자의 신뢰성이 특별히 중요한 분야에 폭넓게 활용될 수 있을 것으로 기대한다”고 밝혔다.
조병진 교수와 함께 이번 연구에 함께 참여한 연구팀, (뒷줄 왼쪽부터) 신우철 학생, 박종경 학생, 송승민 학생
2011.11.21
조회수 20079
-
차세대 투명 저항 변화 메모리(TRRAM) 세계 최초 개발
- KAIST 전자전산학부 임굉수, 박재우 교수 연구팀
- 美 물리학회지, 응용물리학회지, 외국 인터넷 매체에 소개
미래 다가올 투명전자 기술의 밑거름이 되는 투명 메모리 소자가 국내 연구진에 의해 세계최초로 개발됐다.
KAIST 전자전산학부 임굉수(林宏樹, 62), 박재우(朴在佑, 44) 교수팀은 금속 산화물의 저항 변화를 이용한 차세대 투명 저항 변화 메모리(Transparent Resistive Random Access Memory: TRRAM) 소자 개발에 성공하여 미국 응용물리학회지(Applied Physics Letters) 12월호에 발표하였으며, 미국 물리학회(American Institute of Physics, 12월 9일자)로부터 주목 받는 기술로 선정되어 보도자료(Press Release: The Clear Future of Electronics)로 소개 되었다.
특히, 각종 외국 인터넷 뉴스매체에서도 이번에 개발된 투명 메모리 소자가 세계 1위 휴대폰 제조업체인 노키아에서 제안한 차세대 투명 휴대폰(일명: Morphy)에도 적용이 가능하다는 기사들을 게재했다.
이번에 개발된 투명 메모리 소자는 현재 일반인들이 주머니 속에 하나씩 가지고 다니는 USB형태의 플래시 메모리와 같이 전원이 제거되어도 저장된 데이터가 지워지지 않는 비휘발성 메모리 소자와 같은 종류이지만 투명 유리 또는 투명 플라스틱 기판 위에 투명 전극과 투명 산화물 박막 등으로만 구성되어 있어 전체적으로 투명하게 보이며, 기존 실리콘 기반 CMOS(상보적 금속/산화물/반도체) 플래시 메모리 소자보다 제조 공정이 훨씬 간단하고 사용 수명도 10년 이상으로 예상된다. 이 투명 메모리 소자는 기술적으로는 이미 상업개발이 진행되고 있는 저항 변화 메모리(RRAM)를 응용한 것이며, 향후 투명디스플레이등과 같은 투명전자기기와 집적화하여 통합형 투명 전자시스템 구현도 가능하게 되었다.
이번 연구는 KAIST 전자전산학부 박사과정 서중원 학생, 지도교수 임굉수 교수, 그리고 박재우 교수가 공동으로 수행하였으며, 미래 투명전자 기술에서 저장 매체로서 핵심적일 것으로 예상되지만 아직 연구 개발이 진행되지 않은 “완전히 투명한 메모리 소자”에 착안하여 연구 개발을 시작하게 되었다.
연구팀 관계자는 “이번 투명 메모리 소자 개발은 기존 실리콘 기반 CMOS 플래시 메모리 시장을 완전히 대체 하는 기술은 아니다” 며, “앞으로 다가올 투명 디스플레이 등과 같은 투명전자 시대에 맞춰 가장 기본적인 저장 매체인 메모리 소자 또한 투명하게 만들고자 하는 취지에서 개발되었고, 이와 더불어 앞으로도 IT 일등 강국으로서의 위상을 이어 나갈 수 있는 발판을 마련한 것에 의미가 있다고”고 밝혔다.
이번 연구는 KAIST BK21 사업 지원으로 수행되었다.
2008.12.16
조회수 18025