< (왼쪽부터) 물리학과 김세권 교수, IBS 김경민 박사, 물리학과 고경춘 박사, 한양대학교 박문집 교수 >
초고속 초저전력 차세대 반도체 기술을 구현할 스핀트로닉스 기술을 한 단계 성장시키는 원동력으로 위상적 솔리톤이라는 구조체를 이용해 정보를 저장하고 전송할 수 있는 초고속 비휘발성 메모리 소자 기술이 개발되었다.
우리 대학 물리학과 김세권 교수 연구팀이 기초과학연구원 복잡계 이론물리 연구단(PCS-IBS) 김경민 박사팀, 한양대학교 물리학과 박문집 교수팀과의 공동 연구로 뒤틀림 자성체*를 이용해 위상적 솔리톤을 안정화시킬 수 있는 기술을 세계 최초로 개발해 물리 및 화학 분야 세계적인 학술지 `나노 레터스(Nano Letters)'에 게재했다고 20일 밝혔다.
*자성체: 자성을 띄는 여러 물체를 통칭함
스핀트로닉스는 성장 한계에 다다른 기존 반도체 기술의 근본적인 문제점들을 전자의 양자적 성질인 스핀을 이용해 해결하고자 하는 연구 분야다. 이는 기존 정보처리 기술을 혁신적으로 발전시켜 초고속 초저전력 차세대 반도체 기술을 구현할 것으로 기대되고 있다.
한편 솔리톤이란 특정한 구조가 주변과 상호작용을 통해 사라지지 않고 계속 유지하는 현상을 말하며, 위상적 솔리톤이라는 구조체를 이용해 정보를 저장하고 전송할 수 있는 초고속 비휘발성 메모리 소자 개발이 전 세계 각국 학계와 산업계에서 경쟁적으로 연구가 이뤄지고 있다.
< 그림 1. 뒤틀림 이중층 강자성체에서 본 연구 결과를 통해 세계 최초로 발견된 안정한 위상적 솔리톤인 메론에 대한 모식도 >
이전까지 차세대 메모리 소자 개발을 위해 연구됐던 위상적 솔리톤으로는 스핀 구조체로 자연계에 존재하는 다양한 자성체 중 수직 이방성*이라고 하는 특수한 성질을 갖는 자성체에서만 안정하다고 알려져, 물질 선택의 제한으로 인해 솔리톤 기반 정보처리 기술 발전에 어려움이 있었다.
* 수직 이방성: 자화 방향이 자성체에 수직한 방향을 선호하게 되는 성질
김세권 교수 연구팀은 특정 단층 강자성체* 두 겹을 서로 뒤틀어 접합시켜 이중층 자성체를 구성할 경우, 수직 이방성을 띠지 않는 다른 종류의 자성체에서도 위상적 솔리톤을 안정화시킬 수 있음을 세계 최초로 발견했다.
*강자성체: 자성체 중에서도 상온의 철과 같이 자발적 자화를 띄는 물체를 뜻함
이번 연구를 통해 발견된 안정한 위상적 솔리톤은 수직이방성이 아닌 수평 이방성을 띄는 자성체에 존재하는 ‘메론’이라고 불리는 스핀 구조체로서 이전에는 그 안정화 메커니즘이 알려지지 않았던 솔리톤이다. 메론 안정화 기술의 확보로 지금까지 수직 이방성 자성체에만 국한되어 있었던 솔리톤 기반 차세대 반도체 기술 연구를 다양한 자성체로 확대 발전시킬 수 있을 것으로 기대되며, 스핀트로닉스 기술을 한 단계 성장시키는 원동력으로 작용할 것으로 예상된다.
이번 연구 결과는 자성체 내부에서는 안정하지 않은 위상적 솔리톤이 두 자성체를 뒤틀어 접합할 경우, 자성체 간 상호작용을 통해 안정화될 수 있다는 것을 보인 첫 예시다. 여러 자성체를 뒤틀어 접합시키는 경우 자성체의 종류와 뒤틀림 각도를 조절함으로써 무한히 많은 자성 시스템을 구현할 수 있으므로, 이번 연구 결과는 뒤틀림 자성체 기반 스핀 기술이라고 하는 넓은 연구 영역을 새로이 개척했다고 판단된다.
우리 대학 김세권 교수는 "이번 논문은 무한히 많은 가능성을 갖는 뒤틀림 자성체 기반의 새로운 물리 현상 탐색과 활용 연구의 시발점으로 작용할 것ˮ이라고 기대감을 내비쳤다.
이번 연구는 우리 대학 김세권 교수, 우리 대학 고경춘 박사, 그리고 PCS-IBS 김경민 박사, 한양대학교 박문집 교수의 공동 연구로 진행되었으며, 한국연구재단 해외우수과학자 유치사업 플러스(브레인 풀 플러스)의 지원을 받아 수행됐다.
“케이던스 사의 통 큰 기부에 감사드리며, 대한민국 AI 인재 100만 명 양성이라는 원대한 목표 달성과 세상을 혁신할 반도체 연구 실현에 앞장서겠습니다”(이광형 총장) 우리 대학은 미국 소프트웨어 기업인 케이던스 디자인 시스템즈 코리아(Cadence Design Systems, 이하 케이던스)가 반도체 설계 특화 장비인 ‘케이던스 팔라디움 제트원(Cadence Palladium Z1)’*을 우리 대학에 기증한다고 밝혔다. *팔라디움 제트원: 반도체 설계 검증을 위한 초고성능 에뮬레이터 장비로, 하드웨어-소프트웨어 검증 및 디버깅 작업을 1개의 랙 당 5.76억 게이트까지 대용량으로 구현 가능함. 동 장비를 통해 SoC(System On Chip) 개발 단계에서 설계 검증을 더 원활히 수행할 수 있음. 케이던스는 1995년 반도체설계교육센터(IDEC) 설립 이후 우리 대학에 EDA(Electronic Design Automati
2024-12-17생물학 연구에 사용되는 형광 현미경이나 반도체 산업에 사용되는 주사전자현미경의 공통점은 불안정성으로 인해 흐려진 영상(블러, blur)을 보정하는 과정이 반드시 필요하다는 점이다. 우리 연구진이 굉장히 강한 잡음에 의해 손상된 왜곡 영상에 대해 적응형 필터와 생성형 인공지능 모델을 융합해 영상을 복원하는 데 성공했다. 우리 대학 바이오및뇌공학과 장무석 교수 연구팀이 삼성전자 DS부문 반도체연구소 차세대공정개발실과 공동 연구를 통해 왜곡 및 강한 잡음이 존재하는 의료·산업 영상을 복원하는 기술을 개발했다고 26일 밝혔다. 스마트폰 카메라 사진에 영상의 흐림·왜곡이 생겼을 때 보정하는 문제를 디컨볼루션(deconvolution) 또는 디블러링(deblurring)이라고 하며, 흐려진 영상 정보만 이용해 선명한 영상을 복원하는 기술을 블라인드 디컨볼루션(blind deconvolution)이라고 한다. 흥미롭게도 디컨볼루션 문제는 일상뿐만 아니라 생물학
2024-11-26머리카락 두께의 수만 분의 1도 관찰할 수 있는 초정밀 현미경으로 특수 전자소자를 측정할 때 발생하던 오차의 원인이 밝혀졌다. 한미 공동 연구진이 그동안 측정 대상 물질의 특성으로 여겨졌던 오차가, 실제로는 현미경 탐침 끝부분과 물질 표면 사이의 극미세 공간 때문이라는 사실을 밝혀낸 것이다. 이번 연구는 반도체, 메모리 소자, 센서 등에 활용되는 나노 소재 특성을 정확하게 분석하여 관련 기술 발전에 크게 기여할 것이다. 우리 대학 신소재공학과 홍승범 교수 연구팀이 미국 버클리 대학 레인 마틴(Lane W. Martin) 교수팀과의 국제 공동연구를 통해, 주사탐침현미경 측정의 최대 난제였던 신호 정확도를 저해하는 핵심 요인을 규명하고 이를 제어하는 획기적인 방법을 개발했다고 18일 밝혔다. 연구팀은 현미경 탐침과 시료 표면 사이에 존재하는 비접촉 유전 간극이 측정 오차의 주요 원인임을 밝혀냈다. 이 간극은 측정환경에서 쉽게 변조되거나 오염물질로 채워져 있어 전기적 측정에
2024-11-18우리 대학이 12일(화) 오전 대전 인터시티호텔에서 ‘제1회 한국인공지능시스템포럼(이하 KAISF) 조찬 강연회’를 개최했다. 이는 우리 대학 인공지능반도체대학원이 AI 기술에 관련 미래와 혁신 등에 대해 다양한 분야의 전문가들이 함께 논의하는 장을 열고자 추진됐다. 총 77명의 전문가가 참석한 이번 행사에는 이광형 총장, 홍진배 정보통신기획평가원장, 방승찬 한국전자통신연구원장 등이 축사를 전했다. 이어서 ▲칩렛 이종 집적 첨단 패키지 기반 페타플롭스급 고성능 PIM 설계(한진호 한국전자통신연구원 PIM인공지능반도체연구실장) ▲자율주행·자율 행동체 연구개발사업 소개(최정단 한국전자통신연구원 모빌리티로봇연구본부장)에 대해 발표했다. 이후 인공지능 반도체 설계 전문 기업인 리벨리온(Rebellions)의 박성현 대표가 ‘인공지능 반도체와 리벨리온의 여정’을 주제로 강연을 진행했다. 박성현 리벨리온 대표는 강연에서 &ldq
2024-11-12우리 대학이 삼성전자와 ‘130nm BCDMOS 공정 지원' 협약을 23일 오후 체결한다. 삼성전자가 반도체 설계 전문 인재 양성을 위해 지원하는 BCDMOS(복합고전압소자: Bipolar-CMOS-DMOS)*는 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합한 공정이다. 이번 협약을 바탕으로 130nm(나노미터) BCDMOS 8인치 공정을 올해 하반기부터 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다. 이를 위해, 우리 대학 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)는 130nm BCDMOS 공정을 위한 설계 전자설계자동화툴(EDA Tool)과 기술 지원 환경을 마련했다. IDEC은 삼성전자와 협력해 2021년부터 28nm 로직** 공정 칩 제작 기회를 학생들에게 제공하고 있으며, 지난해 28nm FD-SOI***공정 지원도 추가했다. 올해 제공된
2024-07-24