< (왼쪽부터) 기계공학과 김성수 교수, 박성연 박사 >
최근 반도체의 전공정에서 회로를 미세화하는 작업이 한계에 다다르면서 후공정인 반도체 패키징이 차세대 기술로 주목받고 있다. 반도체 패키지는 여러 개의 반도체 칩을 하나로 이어주며 외부 환경으로부터 보호해주는 공정을 말한다. 아울러, 반도체 패키지의 온도도 중요한데 반도체부품의 온도가 높아지면 반도체 수명이 급격이 줄어들고 작동하지 않기 때문이다.
우리 대학 기계공학과 김성수 교수 연구팀이 메사추세츠공과대학(MIT) 브라이언 워들(Brian L. Wardle) 교수 연구팀과 함께 ‘반도체 패키지의 신뢰성 강화를 위한 접합 온도 제어 기반의 경화 공정’을 개발하는 데 성공했다.
반도체 패키지의 주된 재료인 *EMC는 열을 가하면 화학반응이 일어나 단단해지는데 이 현상을 경화 반응(Curing reaction)이라고 한다. 경화 공정은 시간에 따른 온도 및 압력 변화를 반도체 패키지의 두께가 얇아짐에 따라 공정 후 재료간의 열수축 차이로 인한 뒤틀리는 휨(Warpage) 현상이 나타나게 된다. 이 문제를 해결하고자 공동연구팀은 EMC와 기판사이 접합 온도를 정확히 예측하고 휨현상을 제어할 수 있는 경화 공정을 개발했다.
☞ EMC (Epoxy Molding Compund) : 수분, 열, 충격 등 다양한 외부 환경으로부터 반도체 회로를 효과적으로 보호하는 회로 보호재를 말한다.
< 그림 1. 급랭과 재가열로 구성된 접합 온도 기반의 EMC 경화 공정 시스템. (a) 급랭과 재가열로 구성된 EMC의 경화 사이클을 위한 실험 모식도, (b) 경화 수축 기반 접합 온도 분석, (c) 급랭 온도에 따른 접합 온도, 휨, 잔류 스트레인, 계면 응력 비교 평과 결과 >
공동연구팀은 반도체 패키지의 접합 온도를 낮추기 이번 연구에서 두 재료의 접합이 일어나는 온도 직전에 급격히 온도를 낮춰주는 접합 온도 제어 기반의 EMC 경화 공정 기술을 개발하였다. 열경화성 고분자인 EMC는 경화 공정 중 기판과 접합이 발생하는 온도 직전에 상온으로 급랭을 하게 되면 경화 반응을 억제해 접합 온도를 상온에 가깝게 유도할 수 있으며, 이후 재가열을 통해 EMC를 완전히 경화시킬 수 있다. 이 과정을 통해 패키지의 접합 온도와 사용 온도 차이를 줄여줌으로써 요소 간 열수축 차이에 의한 길이 변화 차이를 최소화해 휨을 줄일 수 있다. 이를 위해서는 두 재료 사이의 정확한 접합 온도를 분석하는 것이 중요하며, 연구팀은 경화 공정 중에 발생하는 EMC의 화학적 수축을 고려한 접합 온도를 구하는 식을 유도했으며, 변형율 측정 시스템을 활용해 이를 검증했다.
이러한 과정을 통해 정확히 측정된 접합 온도 직전에서 급랭 과정을 도입한 새로운 경화 공정을 통해 기존 EMC 경화 공정 대비 반도체 패키지의 휨은 27% 감소했으며, EMC와 기판 경계면의 기계적 강도는 약 40% 상승했다. 또한, 급랭 과정을 포함하는 경화 공정을 거친 EMC의 기계적 물성은 기존 공정과 차이가 없음을 확인했다. 연구 책임자인 김성수 교수는 “접합 온도 제어 기반의 새로운 EMC 경화 공정은 경박단소화 되어가고 있는 반도체 패키지에서 지속적으로 대두되고 있는 휨 문제를 해결하여 반도체 패키지의 수율을 향상시킬 뿐만 아니라 내구성도 강화할 수 있을 기반 기술이 될 것”이라고 연구 의미를 설명했다.
< 그림 2. 논문 표지 이미지 >
기계공학과 박성연 박사가 제1 저자로 참여하고 한국연구재단, BK 사업 그리고 국제협력사업 시그니쳐 프로젝트(Signature project)의 지원으로 수행된 이번 연구는 국제 저명 학술지인 ‘ACS applied materials&interfaces’에 지난 3월 1일 자로 게재됐다. (논문명 : Electronic packaging engineered by reducing the bonding temperature via modified cure cycles. doi/10.1021/acsami.2c21229). 또한, 해당 논문의 우수성을 인정받아 표지 논문 (Supplementary cover)으로 선정됐다.
머리카락 두께의 수만 분의 1도 관찰할 수 있는 초정밀 현미경으로 특수 전자소자를 측정할 때 발생하던 오차의 원인이 밝혀졌다. 한미 공동 연구진이 그동안 측정 대상 물질의 특성으로 여겨졌던 오차가, 실제로는 현미경 탐침 끝부분과 물질 표면 사이의 극미세 공간 때문이라는 사실을 밝혀낸 것이다. 이번 연구는 반도체, 메모리 소자, 센서 등에 활용되는 나노 소재 특성을 정확하게 분석하여 관련 기술 발전에 크게 기여할 것이다. 우리 대학 신소재공학과 홍승범 교수 연구팀이 미국 버클리 대학 레인 마틴(Lane W. Martin) 교수팀과의 국제 공동연구를 통해, 주사탐침현미경 측정의 최대 난제였던 신호 정확도를 저해하는 핵심 요인을 규명하고 이를 제어하는 획기적인 방법을 개발했다고 18일 밝혔다. 연구팀은 현미경 탐침과 시료 표면 사이에 존재하는 비접촉 유전 간극이 측정 오차의 주요 원인임을 밝혀냈다. 이 간극은 측정환경에서 쉽게 변조되거나 오염물질로 채워져 있어 전기적 측정에
2024-11-18우리 대학이 12일(화) 오전 대전 인터시티호텔에서 ‘제1회 한국인공지능시스템포럼(이하 KAISF) 조찬 강연회’를 개최했다. 이는 우리 대학 인공지능반도체대학원이 AI 기술에 관련 미래와 혁신 등에 대해 다양한 분야의 전문가들이 함께 논의하는 장을 열고자 추진됐다. 총 77명의 전문가가 참석한 이번 행사에는 이광형 총장, 홍진배 정보통신기획평가원장, 방승찬 한국전자통신연구원장 등이 축사를 전했다. 이어서 ▲칩렛 이종 집적 첨단 패키지 기반 페타플롭스급 고성능 PIM 설계(한진호 한국전자통신연구원 PIM인공지능반도체연구실장) ▲자율주행·자율 행동체 연구개발사업 소개(최정단 한국전자통신연구원 모빌리티로봇연구본부장)에 대해 발표했다. 이후 인공지능 반도체 설계 전문 기업인 리벨리온(Rebellions)의 박성현 대표가 ‘인공지능 반도체와 리벨리온의 여정’을 주제로 강연을 진행했다. 박성현 리벨리온 대표는 강연에서 &ldq
2024-11-12우리 대학이 삼성전자와 ‘130nm BCDMOS 공정 지원' 협약을 23일 오후 체결한다. 삼성전자가 반도체 설계 전문 인재 양성을 위해 지원하는 BCDMOS(복합고전압소자: Bipolar-CMOS-DMOS)*는 고전압과 고속 동작이 필요한 전력 관리 응용 분야에 적합한 공정이다. 이번 협약을 바탕으로 130nm(나노미터) BCDMOS 8인치 공정을 올해 하반기부터 도입해 국내 반도체 전공 석·박사 과정 학생에게 칩 제작 기회를 제공한다. 이를 위해, 우리 대학 반도체설계교육센터(소장 박인철, IC Design Education Center 이하 IDEC)는 130nm BCDMOS 공정을 위한 설계 전자설계자동화툴(EDA Tool)과 기술 지원 환경을 마련했다. IDEC은 삼성전자와 협력해 2021년부터 28nm 로직** 공정 칩 제작 기회를 학생들에게 제공하고 있으며, 지난해 28nm FD-SOI***공정 지원도 추가했다. 올해 제공된
2024-07-24과학기술정보통신부·정보통신기획평가원이 주관하는 PIM인공지능반도체 핵심기술개발사업의 지원을 받고있는 우리 대학 PIM반도체설계연구센터가 AI 반도체 전문인력 양성을 위해 전국 AI 및 반도체 관련 학과 학부생과 대학원생을 대상으로 SK하이닉스와 삼성전자의 PIM* 기반 이론 및 실습 교육을 진행했다. 강의는 6월 20일(목)부터 6월 21일(금)까지 SK하이닉스 교육, 7월 4일(목)부터 7월 5일(금)까지 삼성전자 교육을 각각 KAIST PIM반도체설계연구센터에서 진행했다. *PIM(Processing-In-Memory): 메모리 반도체에 연산 기능을 추가하여 AI와 빅데이터 처리 분야에서 데이터 처리 속도를 높이면서도 사용 전력을 줄이는 반도체 설계 기술 이번 교육은 SK하이닉스의 AiM*과 삼성전자의 HBM-PIM*을 활용하여 수강생들이 직접 실습할 수 있는 기회를 제공했다. 전국 25개 대학교에서 300명이 넘는 학생들이 접수하여 높은 관심을 받았다
2024-07-11우리 대학 전기및전자공학부 김이섭 교수 연구실의 박준영 석사졸업생이 6월 23일 ~ 6월 27일, 미국 샌프란시스코에서 개최된 국제 반도체 설계 자동화 학회 (Design Automation Conference, 이하 DAC) 에서 최우수 논문상(Best Paper Award)을 수상하는 성과를 거두었다. DAC은 1964년에 설립돼 올해 61회째를 맞은, 반도체설계자동화, 인공지능 알고리즘과 칩 설계 등을 포함하는 국제학술대회로서, 제출된 논문 중 상위 20퍼센트 정도만 선정하는, 관련 분야 최고 권위의 학회이다. 수상한 연구는 우리 대학 전기및전자공학부 졸업생 박준영 씨의 석사과정 졸업 논문에 기반한 것으로서, Large Language Model 모델 추론의 문제점이 되는 KV 캐싱의 메모리 전송을 줄이는 알고리즘 근사 기법과 하드웨어 아키텍처를 제안하였으며, 학회 best paper award 선정 위원회로부터 그 우수성을 인정받아 발표논문 337편 중 (제출논문
2024-07-02