%EB%B0%98%EB%8F%84%EC%B2%B4
-
획기적 음의 정전용량 플래시 메모리 최초 개발
우리 대학 전기및전자공학부 전상훈 교수 연구팀이 `음의 정전용량 효과(Negative Capacitance Effect, 이하 NC 효과)*'를 활용해 기존 플래시 메모리의 물리적 성능 한계를 뛰어넘는 음의 정전용량 플래시 메모리 (NC-Flash Memory)를 세계 최초로 개발했다고 18일 밝혔다.
*음의 정전용량 효과: 음의 정전용량 현상은 인가되는 전압이 증가하면 전하량이 감소함을 의미한다. 음의 정전용량 특성을 가지는 유전체 사용시, 트랜지스터에 인가되는 전압을 내부적으로 증폭하여 상대적으로 낮은 동작전압을 사용할 수 있어, 파워소모를 줄일 수 있다.
전기및전자공학부 김태호 박사과정과 김기욱 박사과정이 공동 제1 저자로 수행한 이번 연구는 저명 국제 학술지 `어드밴스드 펑셔널 머터리얼즈(Advanced Functional Materials)' 2022년 12월호에 출판됐다. (논문명 : The Opportunity of Negative Capacitance Behavior in Flash Memory for High-Density and Energy-Efficient In-Memory Computing Applications) 이 국제학술지는 독일 와일리 출판사(Wiley-VCH)에서 발행하는 피어리뷰 과학 저널이다. (Impact Factor : 19.924)
현대 전자 소자에서 축전기(Capacitor)는 매우 중요한 구성 요소의 하나로, 전자 소자가 소형화되고 수직 방향으로 적층 되면서 축전기에 저장되는 전하량(Charge, Q)이 감소하는 문제가 생기므로 높은 정전용량(Capacitance, C)을 가진 유전체 물질이 필수적으로 요구되고 있다. 여기에 일반적인 축전기와 다르게 정전용량이 음의 값을 갖는(Negative Capacitance) 축전기를 활용한다면 다층의 축전기의 전체 정전용량을 오히려 더 증가시킬 수 있고, 차세대 소자에 적합한 높은 정전용량 소자 개발 난제를 해결할 수 있을 것이라는 가설이 제안되었다.
최근 메모리 공급업체들은 데이터의 폭발적 증가와 더 높은 용량의 솔리드 스테이트 드라이브(SSD) 및 더 빠른 액세스 시간에 대한 요구로 인해 기술 경쟁을 치열하게 하고 있다. 스토리지의 핵심 기술인 3D 낸드 플래시는 지속적으로 더 높은 층을 적층할 수 있는 기술을 요구하고 있고, 2028년에는 1,000단 이상의 메모리 적층이 필요할 것으로 예상되고 있다.
한편, 강유전체* 물질에서 보이는 `음의 정전용량 효과(NC 효과)'은 전자 소자에 인가된 외부 전압을 내부적으로 증폭해 전력 소모를 줄이는 특성이 있어, 전자 소자의 물리적 성능 한계를 극복할 수 있다는 가능성이 제시됐다. 최근 페로브스카이트 강유전체에서 NC 효과를 실험적으로 관찰했으나, 페로브스카이트 강유전체의 소형화 한계 및 CMOS 공정과의 부적합성으로 인해 NC 효과를 활용한 전자 소자의 구현에 대해 상당한 회의론을 불러일으켰다.
*강유전체: 전기적으로는 절연체이지만 자연상태에서 외부 전기장이 없어도 전기 편극을 지닐 수 있는 특이한 물리적 성질을 가진 물질
전상훈 교수 연구팀은 기존 플래시 메모리의 물리적 성능 한계를 극복하고 동작전압을 낮추기 위해, 반도체 공정에 사용되는 하프늄옥사이드(HfO2) 강유전체 박막의 NC 효과를 안정화해 저전압 구동이 가능한 강유전체 소재의 NC-플래시 메모리를 세계 최초로 개발했다. 개발된 NC-플래시 메모리는 기존 플래시 메모리 대비 전력 소모가 10,000배 이상 낮은 저전력 고성능 특성을 달성했다.
연구팀은 그뿐만 아니라 기존 컴퓨팅 구조인 폰노이만 아키텍처를 대체하여 새롭게 지향하는 인메모리 컴퓨팅을 NC-플래시 메모리를 기반으로 구현해 세계 최고 수준의 에너지 효율 또한 달성했다.
이번 연구 결과는 빠른 스토리지를 필요로 하는 최신 컴퓨팅과 네트워킹의 요구를 충족하는 차세대 낸드 플래시 메모리 개발에 있어 핵심 역할을 할 것이다.
한편, 이번 연구는 연세대학교와 협업을 통해서 이루어졌고, 한국 연구재단 지능형 반도체 기술개발사업의 지원을 받아 수행됐다.
2023.01.18 조회수 5950 -
사진에서 3차원 정보를 추론하는 인공지능 반도체 IP(지식재산권) 세계 최초 개발
우리 대학 전기및전자공학부 유회준 교수가 이끄는 PIM 반도체 설계 연구센터(AI-PIM)가 유수 학계에서 인정한 5종의 최첨단 인공지능 반도체 IP(지식재산권)를 개발했다고 29일 밝혔다.
대표적으로 심층신경망 추론 기술 및 센서 퓨전* 기술을 통해 사진으로부터 3차원 공간정보 추출하고 물체를 인식해 처리하는 인공지능(AI) 칩은 KAIST에서 세계 최초로 개발해 SRAM PIM** 시스템에 필요한 기술을 IP(지식재산권)화 한 것이다.
* 센서 퓨전 : 카메라, 거리센서 등의 각종 센서로부터 얻은 데이터를 결합하여보다 정확한 데이터를 얻는 방식
** SRAM PIM : 기존 메모리 SRAM과 DRAM 중 SRAM에 연산기를 결합한 PIM반도체
이 IP는 올해 2월 20일부터 28일까지 개최된 국제고체회로설계학회(ISSCC)에서 현장 시연을 통해 많은 주목을 받았으며, 이를 누구라도 편리하게 활용할 수 있도록 한 것이다. (웹사이트 : www.ai-pim.org)
KAIST PIM 반도체 설계연구센터는 해당 IP를 포함해 ADC*, PLL** 등 총 5가지의 PIM IP를 확보했으며, 지난 28일 웹사이트를 오픈해 연구자들이 공유할 수 있는 환경을 제공하고 있다.
* ADC(Analog to Digital Converter) : 아날로그 데이터를 디지털 데이터로 변환시키는 회로
** PLL(Phase-Locked Loop) : 내부 신호의 위상과 외부 신호의 위상을 동기화할 수 있도록 설계된 회로
기존 물체 인식 인공지능 반도체는 사진과 같은 2차원 정보를 인식하는 `사진인식기술'에 불과하다. 하지만 현실 세계의 물체들은 3차원 구조물이기 때문에 3차원 공간정보를 활용해야만 정확한 `물체인식'이 가능하다.
3차원 공간정보는 사진과 같은 2차원 정보에 거리정보를 포함시켜 실제 3차원 공간을 표현한 것으로, 3차원 공간정보에 물체를 식별해 해당 물체의 위치 및 각도를 추적하는 3차원 물체인식 기술이다. 이는 자율주행, 자동화 기술, 개인용 증강현실 (AR)과 가상현실(VR) 등과 같은 3D 어플리케이션에서 사용하는 핵심기술이다.
기존 ToF 센서*를 활용해 센서 뷰 내에 있는 모든 물체에 대한 정밀한 3차원 정보를 추출하는 것은 전력 소모가 매우 크기 때문에 배터리 기반 모바일 장치(스마트폰, 태블릿 등)에서는 사용하기 어렵다.
* ToF 센서 : 3차원 공간정보를 추출하는 Time-of-Flight 센서로, 레이저를 방출하고 반사된 레이저가 검출되는 시간을 측정하여 거리를 계산, 대표적인 센서로 3D 라이다 (LiDAR) 센서가 있음
또한, ToF 센서는 특정 측정 환경에서 3차원 정보가 손실되는 문제와 데이터 전처리 과정에 많은 시간이 소요된다는 문제점이 있다.
3차원 물체인식 기술은 데이터가 복잡해 기존 인공지능 2차원 사진인식 가속 프로세서로 처리하기 어렵다. 이는 3차원 포인트 클라우드 데이터를 어떻게 선택하고 그룹화하느냐에 따라 메모리 접근량이 달라진다.
따라서 3차원 포인트 클라우드 기반 인공지능 추론은 연산 능력이 제한적이고 메모리가 작은 모바일 장치에서는 소프트웨어만으로 구현할 수 없었다.
이에 연구팀은 카메라와 저전력 거리센서 (64픽셀)를 사용하여 3차원 공간정보를 생성했고, 모바일에서도 3차원 어플리케이션 구현이 가능한 반도체 (DSPU: Depth Signal Processing Unit)를 개발함으로써 인공지능 반도체의 활용범위를 넓혔다.
모바일 기기에서 저전력 센서를 활용한 3차원 정보 처리 시스템을 구동하면서, 실시간 심층신경망 추론과 센서 퓨전 기술을 가속하기 위해서는 다양한 핵심기술이 필요하다. 인공지능 핵심기술이 적용된 DSPU는 단순 ToF센서에 의존했던 3차원 물체인식 가속기 반도체 대비 63.4% 낮춘 전력 소모와 53.6% 낮춘 지연시간을 달성했다.
PIM반도체 설계연구센터(AI-PIM)의 소장인 유회준 교수는 “이번 연구는 저가의 거리센서와 카메라를 융합해 3차원 데이터 처리를 가능하게 한 인공지능 반도체를 IP화했다는 점에서 의미가 크며, 모바일 기기에서 인공지능 활용 영역을 크게 넓혀 다양한 분야에 응용 및 기술이전을 기대하고 있다”고 연구의 의의를 설명했다.
한편, 이번 연구는 과학기술정보통신부와 정보통신기획평가원의 PIM인공지능반도체핵심기술개발사업을 통해 개발되었으며, 이와 관련해 PIM 반도체 관련 기업과 연구기관에 개발된 IP들의 기술이전 및 활용을 돕고 있다.
2022.12.29 조회수 6101 -
차세대 반도체 핵심소재로 열적으로 안정된 강유전체 소재 최초 개발
우리 대학 전기및전자공학부 전상훈 교수 연구팀이 하프니아 강유전체 소재의 물성적 이해를 바탕으로 반도체 3D 집적 공정에서도 열적으로 안정한 *강유전체 소재를 세계 최초로 개발했다고 12일 밝혔다. 현재 반도체 제조 업계에서 고집적, 고효율의 3D 메모리 소자에 대한 필요성이 꾸준하게 대두되고 있다는 점을 고려할 때, 이번 연구는 강유전체 기반의 3D 메모리 집적 공정에서 핵심 기술로 평가받을 것이라 예상된다.
*강유전체: 외부의 전기장 없이도 스스로 분극을 가지는 재료로서 외부 전기장에 의해 분극의 방향이 바뀔 수 있는 소재를 말한다. 비휘발성 특성이 있어, 기능성 소재로서 메모리 소자에 활용이 가능하지만, 고온에서 열적으로 안정성을 확보해야하는 도전 목표가 남아 있으며, 일반 유전체를 일컫는 상유전체는 외부의 전기장이 없으면 분극 특성을 유지하지 못한다는 점에서 다르다.
하프니아 강유전체 소재는 비휘발성 절연막으로, CMOS 공정 호환성, 동작 속도, 내구성 등의 우수한 물리적 특성을 바탕으로 차세대 반도체의 핵심 소재로써 활발하게 연구되고 있는 물질이다. 하지만 하프니아 소재는 필연적으로 고온에서 비휘발성 특성을 잃고 누설전류가 증가하는 한계를 가진다. 이를 억제하기 위해 세계 유수의 기관들에서 다양한 접근방법들이 보고됐지만, 3D 집적 공정 시에 발생하는 고온의 열처리 조건 (750℃ 이상, 30분)에서 강유전체 박막 내의 일반 유전체 (상유전체) 형성을 억제할 수 없었다.
전상훈 교수 연구팀은 세계 최초로 3D 집적 공정에서 요구되는 고온의 열처리 조건에서도 강유전체 박막 내의 상유전체의 형성을 완벽하게 억제하고 비휘발성 기능을 유지하며 우수한 내구성을 가지는 하프니아 강유전체 소재 및 공정 기술을 개발하는 데에 성공했다. 연구팀은 강유전체 박막 내에 이온 반지름이 작은 원소를 고용하는 도핑 기술을 활용해 강유전체 박막의 결정화 온도를 제어함과 동시에 도펀트의 농도에 따른 운동학적 에너지를 고려해 강유전체 소재의 비휘발성 및 기능성과 열적 안정성을 획기적으로 개선했다.
전상훈 교수 연구팀은 CMOS 공정을 이용해 강유전체 기반의 메모리 소자를 집적했고 고온의 열적 에너지(750℃ 이상, 30분)를 가한 후에도 우수한 강유전성이 발현되는 것을 확인했다. 또한 열적 에너지에 따른 강유전체 소재의 도메인 스위칭 동작을 전기적 측정을 통해 직관적으로 분석할 수 있는 시스템을 개발해 추후, 강유전체 소재의 열적 안정성 연구의 프레임 워크를 구축 및 제시했다. 해당 연구는 학계에서 활발하게 연구되고 있는 강유전체 소재의 기능성과 반도체 제조 업계에서 필요로 했던 강유전체 소재 기반의 3D 메모리 소자 집적 공정 사이의 간극을 줄였다는 점에서 큰 의미를 가진다.
전상훈 교수는 “이번 연구 결과는 답보상태에 있던 강유전체 소재 기반의 3D 메모리 및 회로 집적 기술 개발에 대한 돌파구가 되는 기술이 될 것으로 판단되며, 향후 고집적/고효율의 시스템 개발에 있어 핵심 역할을 할 것”이라고 설명했다.
전기및전자공학부 김기욱 박사 과정이 제1 저자로 수행한 이번 연구는 반도체 소자 및 회로 분야의 최고 권위 학회인‘IEEE 국제전자소자학회(International Electron Devices Meeting) 2022 (IEDM 2022)’에 12월 5일 발표를 마쳤다. 한편 이번 연구는 삼성전자(Samsung Electronics)와 차세대 지능형 반도체 사업단의 지능형 반도체 선도기술개발의 지원을 받아 진행됐다.
2022.12.12 조회수 6955 -
고성능 스트레처블 고분자 반도체를 위한 신개념 계면공학법 개발
우리 대학 신소재공학과 강지형 교수, 미국 버클리 대학교 문재완 박사와 미국 스탠퍼드 대학교 제난 바오(Zhenan Bao) 교수 공동연구팀이 고분자 반도체와 회로기판의 경계면을 개선하는 새로운 계면 개질법을 개발하고, 이를 이용해 고성능 스트레처블(늘어나고 유연한) 고분자 반도체를 구현했다고 24일 밝혔다.
고분자 반도체는 기존의 실리콘 기반의 반도체와는 다르게 탄소를 기반으로 구성돼 있으며, 상대적으로 낮은 가격과 대면적 공정이 가능하다는 장점으로 인해 추후 유연 소자, 태양전지, OLED 등의 산업에 응용될 수 있는 차세대 반도체 재료다.
하지만 전기적 성능이 좋은 고분자 반도체는 작은 응력에도 쉽게 깨지는 문제점이 있었다. 일반적으로 고분자 반도체는 결정구조를 많이 가질수록 전기적 성능이 좋아지지만, 이러한 결정구조는 고분자 반도체가 응력에 취약해지게 만들기 때문이다.
이러한 문제점을 해결하기 위해, 기존에는 분자구조의 변화, 첨가제 등을 이용해 고분자 반도체 자체의 기계적 물성을 변화시키는 데 주로 초점을 맞춰왔다.
그러나 기존의 방법들은 기계적 물성이 향상되는 대신 전기적 성질이 악화되고, 각각의 고분자 반도체에 맞는 분자구조를 찾는데 많은 시간이 소요돼 고성능 스트레처블 고분자 반도체 구현에 적합하지 않았다.
우리 대학 강지형 교수와 스탠퍼드 대학교 제난 바오 교수 공동연구팀은 이번 연구에서 고분자 자체의 성질을 변화시키는 것이 아닌 기판과 고분자 반도체 사이의 계면을 개질하는 새로운 방법을 제시했다. 이러한 계면 공학법을 통해 고분자 반도체는 전기적 성질을 잃지 않으면서 기계적 물성이 크게 개선됐다.
공동연구팀은 이번 연구에서 응력에 의해 고분자 반도체가 손상을 받는 것은 고분자 박막과 기판 사이 계면에서의 박리 현상과 그로 인한 응력의 편재화(localization)에 의해 상당 부분 기인함을 발견했다.
공동연구팀은 이러한 문제점을 극복하기 위해 고분자 반도체 박막과 기판 사이의 계면에 새로운 고분자 층을 도입했다. 이 고분자 층은 반도체 박막과 기판 모두와 강하게 결합해 두 층의 박리현상과 응력의 편재화를 효과적으로 막아줬으며, 동역학적 결합(dynamic bond)을 할 수 있는 구조를 가져 추가적인 응력 분산 효과를 보였다.
이러한 계면 개질이 이뤄진 고성능 고분자 반도체는 최대 110%의 변형률까지 눈에 띄는 균열이 발견되지 않았으며, 이는 기존의 같은 반도체가 30% 변형률에서 상당한 균열을 보인 것에 비하면 획기적인 발전이다. 또한 이러한 접근법은 특정 고분자 반도체에 국한되지 않고, 다양한 고분자 반도체, 고분자 전도체, 금속 전도체에 모두 적용 가능하다는 장점이 있다.
신소재공학과 강지형 교수와 스탠퍼드 대학교 문재완 박사가 공동 제1 저자로 참여한 이번 연구 결과는 나노 재료 분야 저명 국제 학술지 `네이처 나노테크놀로지 (Nature Nanotechnology)' 11월 10일 字 온라인판에 게재됐다. (논문명 : Tough interface-enabled stretchable electronics using non-stretchable polymer semiconductors and conductors).
강지형 교수는 "이번 연구는 스트레처블 고분자 반도체 구현을 위한 설계 방향을 새롭게 제시했다는 점에서 의미가 있다ˮ고 하면서, "이번에 개발된 계면 공학법은 급속도로 성장하고 있는 유연소자 시장에 게임 체인저가 될 것으로 기대된다ˮ고 말했다.
한편 이번 연구는 한국연구재단의 우수신진연구사업, 나노소재기술개발사업 미래기술연구실, 삼성종기원 과제의 지원을 받아 수행됐다.
2022.11.25 조회수 6264 -
세계 최초 네트워크 기술이 적용된 SSD 시스템 반도체 개발
우리 대학 전기및전자공학부 김동준 교수 연구팀이 세계 최초로 `패킷 기반 네트워크' 기술이 적용된 SSD(Solid State Drive, 반도체 기억소자를 사용한 저장장치) 시스템 개발을 통해 차세대 SSD의 읽기/쓰기 성능을 비약적으로 높이는 시스템 반도체를 개발했다고 28일 밝혔다.
패킷이란 다양한 크기를 지닌 데이터를 일정한 크기로 분할한 후 제어 정보를 추가한 데이터 전송의 기본 단위를 말하며, 효율적이고 신뢰성 있게 데이터를 전송할 수 있다는 장점이 있어 주로 컴퓨터 네트워크 기반 정보 기술에서 사용되고 있다. 최근 시스템 반도체 분야에서는 다양한 계산 자원들을 칩 내부 네트워크로 연결하여 효율적으로 활용하는 기술이 적용되고 있다. 본 연구는 이러한 시스템 반도체 분야에서 효과적인 네트워크 연결 기술을 메모리 반도체에 적용하였다는 점에서 큰 의미를 가지고 있다.
SSD는 플래시메모리를 이용해 정보를 저장하는 장치로, 기존 자기디스크를 이용한 데이터 저장장치인 `하드디스크 드라이브(HDD)'에 비해 데이터 입출력(읽기/쓰기) 속도가 빠르고 발열과 소음이 적어 데이터 센터 및 클라우드 서비스를 위한 주요 저장장치로 활용되고 있다. 전 세계적으로 수십억 명이 사용하는 페이스북(Facebook), 트위터(Twitter) 등과 같은 SNS 서비스를 제공하는 기업들뿐만 아니라 구글, 마이크로소프트 등과 같이 수십억 명의 사용자 정보를 저장하고 이를 활용해 서비스를 제공하는 기업들은 더 많은 데이터를 저장하고 성능이 좋은 고용량/고성능 SSD 제품을 필요로 한다.
특히 인터넷 서비스 제공 기업들은 많은 양의 정보가 데이터 센터에서 저장되고 처리되면서 더 많은 데이터를 저장할 수 있고, 더 빠르게 데이터를 읽고 쓰는 것이 가능한 고성능 SSD 제품을 요구한다. 따라서 SSD는 지속해서 성능과 용량의 개선을 요구하는 상황에 놓이게 된다.
이에 삼성, SK 하이닉스, 등과 같은 SSD 및 메모리를 제공하는 기업에서는 고성능 SSD 기술에 크게 주목하고 있으며, 이는 많은 애플리케이션의 성능 향상에 도움이 될 뿐만 아니라 비용적인 측면에서도 효율적으로 서버 시스템을 확장하는 데 도움이 될 것으로 기대하고 있다.
하지만 이러한 장점에도 불구하고, 고용량 및 고성능 SSD를 위해 규모를 증가시키는 스케일 업(scale-up)은 하드웨어 패키징 한계에 제한돼 쉽게 확장하기 어렵다. 무엇보다도 기존 SSD 시스템은 사용 가능한 처리량 (bandwidth)이 있음에도 불구하고 효율적으로 사용하지 못하는 비효율적인 데이터 송수신 방식 채택해 사용하고 있다.
이에 김동준 교수 연구팀은 기존 SSD 시스템 설계를 분석해 CPU, GPU 등과 같은 비메모리 시스템 반도체 설계에서 주로 활용되는 네트워크 기술을 적용해 SSD 성능을 크게 높일 수 있는 `네트워크 기술이 적용된 SSD 시스템 반도체'를 개발했다. 김동준 교수팀이 개발한 SSD 시스템은 플래시 인터커넥트(interconnection network) 와 패킷 기반 플래시 컨트롤러 (packet-based flash controller) 등으로 구성되어 있으며, 현재 사용되는 기존 SSD 시스템 대비 2배 많은 처리량을 제공하고 응답시간을 약 10배 줄인 성능을 보인다고 연구팀 관계자는 설명했다.
또한 이번 개발을 통해서 기존 하드웨어의 한계를 비메모리 시스템 반도체에서 주로 사용되는 패킷(packet) 기반 송수신 기법의 사용으로 극복해 고성능 SSD 기술에 도움을 줄 수 있을 것으로 기대된다고 연구팀 관계자는 설명했다.
전기및전자공학부 김지호 박사과정이 제1 저자로, 한양대학교 컴퓨터소프트웨어학과 강석원 박사과정, 박영준 연세대학교 컴퓨터과학과 교수가 공동 저자로 참여한 이번 연구는 미국 시카고에서 열리는 컴퓨터 구조 분야 최우수 국제 학술대회인 `55th IEEE/ACM International Symposium on Microarchitecture (MICRO 2022)'에서 오늘 10월 발표될 예정이다. (논문명 : Networked SSD: Flash Memory Interconnection Network for High-Bandwidth SSD)
연구를 주도한 김동준 교수는 "이번 연구는 지금까지는 없던 네트워크 패킷(packet)이 적용된 SSD 시스템 반도체를 세계 최초로 개발했다는 점에서 의의가 있으며, 데이터 센터 및 클라우드 서비스 시장에서 지속적으로 증가하는 고성능 SSD 요구에 발맞춰 큰 도움을 줄 수 있을 것으로 보인다ˮ며, "SSD의 성능 향상은 인공지능 연구 및 빅데이터 분석 기술을 활용하는 다양한 알고리즘 성능 개선에도 기여할 것으로 보인다ˮ고 연구의 의의를 설명했다.
한편 이번 연구는 한국연구재단과 정보통신기획평가원 차세대지능형반도체기술개발사업의 지원을 받아 수행됐다.
2022.09.28 조회수 7523 -
세계 최초 개인정보 보호 기술이 적용된 인공지능(AI) 반도체 개발
우리 대학 전기및전자공학부 유민수 교수 연구팀이 세계 최초로 `차등 프라이버시 기술이 적용된 인공지능(AI) 어플리케이션(Differentially private machine learning)'의 성능을 비약적으로 높이는 인공지능 반도체를 개발했다고 19일 밝혔다.
빅데이터 및 인공지능 기술의 발전과 함께 구글, 애플, 마이크로소프트 등 클라우드 서비스를 제공하는 기업들은 전 세계 수십억 명의 사용자들에게 인공지능 기술을 기반으로 여러 가지 서비스(머신러닝 애즈 어 서비스, ML-as-a-Service, MLaaS)를 제공하고 있다. 이러한 서비스 중에는, 대표적으로 유튜브나 페이스북 등에서 시청자의 개별 취향에 맞춰 동영상 콘텐츠나 상품 등을 추천하는 `개인화 추천 시스템 기술(예- 딥러닝 추천 모델, Deep Learning Recommendation Model)' 이나, 구글 포토(Photo) 와 애플 아이클라우드(iCloud) 등에서 사진을 인물 별로 분류해주는 `안면 인식 기술 (예- 합성곱 신경망 네트워크 안면 인식, Convolutional Neural Network based Face Recognition)' 등이 있다.
이와 같은 서비스는 사용자의 정보를 대량으로 수집해, 이를 기반으로 인공지능 알고리즘의 정확도와 성능을 개선한다. 이 과정에서 필연적으로 많은 양의 사용자 정보가 서비스 제공 기업의 데이터 센터로 전송되고, 민감한 개인정보나 파일들이 저장되고 사용되는 과정에서 정보가 유출되는 문제가 발생하기도 한다.
또한 이러한 문제는 최근 주목받는 대형 인공지능 모델의 경우에 더 쉽게 발생하는 경향이 있으며, 실제 구글에서 사용하는 대화형 인공지능 모델인 GPT-2의 경우, 특정 단어들을 이야기했을 때 사용자의 개인정보 등을 유출하는 문제를 보였다. [참고1] 유사사례로서 국내에서 2020년 화제가 되었던 스캐터랩의 인공지능 챗봇 이루다의 경우에도 비슷한 문제가 불거진 적이 있다. [참고2]
[참고1] https://ai.googleblog.com/2020/12/privacy-considerations-in-large.html
[참고2] https://n.news.naver.com/mnews/article/092/0002243051?sid=105
이에 애플, 구글, 마이크로소프트 등 빅 테크 기업에서는 `차등 프라이버시 (differential privacy)' 기술을 크게 주목하고 있다. 차등 프라이버시 기술은 학습에 사용되는 그라디언트(gradient, 학습 방향 기울기)에 잡음(노이즈)를 섞음으로써 인공지능 모델로부터 사용자의 개인정보를 유출하는 모든 종류의 공격을 방어할 수 있다.
하지만 이러한 장점에도 불구하고, 차등 프라이버시 기술 적용 시, 기존 대비 어플리케이션의 속도와 성능이 크게 하락하는 문제 때문에 아직까지 범용적으로 널리 적용되지는 못했다. 이는 차등 프라이버시 머신러닝 학습 과정이 일반적인 머신러닝 학습과 다른 특성을 보이고, 이로 인해 기존의 하드웨어에서 효과적으로 실행되지 않아 메모리 사용량, 학습 속도 및 하드웨어 활용도 (hardware utilization) 측면에서 비효율적이기 때문이다.
이에 유민수 교수 연구팀은 차등 프라이버시 기술의 성능 병목 구간을 분석해 해당 기술이 적용된 어플리케이션의 성능을 크게 시킬 수 있는 `차등 프라이버시 머신러닝을 위한 인공지능(AI) 반도체 칩'을 개발했다. 유민수 교수팀이 개발한 인공지능 반도체는 외적 기반 연산기와 덧셈기 트리 기반의 후처리 연산기 등으로 구성돼 있으며, 현재 가장 널리 사용되는 인공지능 프로세서인 구글 TPUv3 대비 차등 프라이버시 인공지능 학습 과정을 3.6 배 빠르게 실행시킬 수 있고, 엔비디아의 최신 GPU A100 대비 10배 적은 자원으로 대등한 성능을 보인다고 연구팀 관계자는 설명했다. 또한 이번 개발을 통해서 기존 하드웨어의 한계로 널리 쓰이지 못했던 차등 정보보호 기술의 대중화에 도움을 줄 수 있을 것으로 기대된다고 전했다.
우리 대학 전기및전자공학부 박범식, 황랑기 연구원이 공동 제1 저자로, 윤동호, 최윤혁 연구원이 공동 저자로 참여한 이번 연구는 미국 시카고에서 열리는 컴퓨터 구조 분야 최우수 국제 학술대회인 `55th IEEE/ACM International Symposium on Microarchitecture(MICRO 2022)'에서 오늘 10월 발표될 예정이다. (논문명 : DiVa: An Accelerator for Differentially Private Machine Learning)
또한 이번 연구는 지금까지는 없던 차등 프라이버시가 적용된 인공지능 반도체를 세계 최초로 개발했다는 점에서 의의가 있으며, 차등 프라이버시 인공지능 기술을 대중화해 인공지능 기반 서비스 사용자들의 개인정보를 보호하는 데에 큰 도움을 줄 수 있을 것으로 보인다. 또한, 가속기의 성능 향상은 인공지능 연구 효율을 높여 차등 프라이버시 인공지능 모델의 정확도 개선에도 기여할 것으로 보인다.
한편 이번 연구는 한국연구재단, 삼성전자, 그리고 반도체설계교육센터 (IDEC, IC Design Education Center)의 지원을 받아 수행됐다.
2022.08.19 조회수 8846 -
KAIST, 인공지능 반도체 생태계를 선도하다
인공지능 반도체(이하 AI 반도체)가 국가적인 전략기술로 두드러지면서 KAIST의 관련 성과도 주목받고 있다. 과학기술정보통신부는 지난해 2030년 세계 AI 반도체 시장 20% 점유를 목표로 인공지능 반도체 지원사업에 본격적으로 착수한 바 있다. 올해에는 산학연 논의를 거쳐 5년간 1조 200억 원을 투입하는 `인공지능 반도체 산업 성장 지원대책'으로 지원을 확대했다. 이에 따라 AI 반도체 전문가 양성을 위해 주요 대학들의 행보도 분주해졌다.
KAIST는 반도체와 인공지능 양대 핵심 분야에서 최상급의 교육, 연구 역량을 쌓아 왔다. 반도체 분야에서는 지난 17년 동안 메사추세츠 공과대학(이하 MIT), 스탠퍼드(Stanford)와 같은 세계적인 학교를 제치고 국제반도체회로학회(이하 ISSCC, International Solid State Circuit Conference)에서 대학 중 1위를 지켜 왔다는 점이 돋보인다. ISSCC는 1954년 설립된 반도체 집적회로 설계 분야 세계 최고 권위 학회다. 참가자 중 60% 이상이 삼성, 퀄컴, TSMC, 인텔을 비롯한 산업계 소속일만큼 산업적인 실용성을 중시해서 `반도체 설계 올림픽'이라는 별명도 있다.
KAIST는 ISSCC에서 채택 논문 수 기준 매년 전 세계 대학교 중 1~2위를 유지했다. 최근 17년간 평균 채택 논문 수를 살펴보면 압도적인 선두다. 해당 기간 채택된 KAIST의 논문은 평균 8.4편으로, 경쟁자인 MIT(4.6편)와 캘리포니아대학교 로스앤젤레스(UCLA)(3.6편)에 비해 두 배 가까운 성과다. 국내에서는 반도체 설계 분야 부동의 1위인 삼성에 이어 종합 2위 자리를 유지하고 있다. 그럴 뿐만 아니라 ISSCC와 쌍벽을 이루는 집적회로 분야 학술대회인 초고밀도집적회로학회에서도 KAIST는 2022년 전 세계 대학 중 1위를 기록했다.
KAIST의 연구진들이 반도체 산업 핵심 분야 전반에서 신기술을 발표해 연구의 질적인 수준도 높다. 전기및전자공학부 정명수 교수 연구팀은 고성능 저전력을 추구하는 현재 업계의 수요에 대응해 전력 공급 없이도 동작을 유지하는 컴퓨터를 개발했다. 소재 분야에서는 신소재공학과의 박병국 교수 연구팀이 기존의 메모리에 비해 동작 속도가 10배 이상 빠른 `스핀궤도토크 자성메모리' 소자를 개발해서 기존 `폰노이만 구조'의 한계를 극복하는 방안을 제시하기도 했다.
이처럼 현재 반도체 산업의 주요 과제에 솔루션을 제공하는 한편으로 미래의 새로운 반도체 분야를 선점하는 데 필요한 신기술 개발도 활발하다. 암호 및 비선형 연산 분야에서 차세대 컴퓨팅으로 주목받는 양자컴퓨팅 분야에서는 전기및전자공학부 김상현 교수 연구팀이 3차원 집적 기술을 세계 최초로 선보였다. 신경계의 원리를 활용해 인공지능 분야에서 발군의 성능을 보일 것으로 기대되는 뉴로모픽 컴퓨팅에서는 전기및전자공학부 최신현 교수 연구팀이 신경세포를 모사하는 차세대 멤리스터를 개발 중이다.
인공지능 분야에서도 비약적으로 성장했다. 인공지능 분야의 양대 세계 최고 권위 학회인 국제머신러닝학회(ICML)과 인공신경망학회(NeurIPS) 논문 수 기준으로 KAIST는 2020년 세계 6위, 아시아에서는 1위를 기록했다. KAIST의 순위는 2012년부터 꾸준히 우상향 그래프를 그려 8년만에 37위에서 6위로, 무려 31계단이나 도약했다. 2021년에는 인공지능 분야 톱 학회 11개에 발표된 한국 논문 중 약 40%에 달하는 129편이 KAIST에서 나왔다. KAIST의 이러한 활약에 힘입어 2021년 한국은 글로벌 인공지능 톱 학회 등재 논문 수 기준으로 미국, 중국, 영국, 캐나다, 독일에 이어 6위에 올랐다.
내용 면에서도 KAIST의 인공지능 연구는 최전선에 있다. 전기및전자공학부 유회준 교수 연구팀은 모바일기기에서 인공지능 실시간 학습을 구현해 에지 네트워크의 단점을 보완했다. 인공지능을 구현하려면 데이터 축적관 막대한 양의 연산이 필요한데, 이를 위해 고성능 서버가 방대한 연산을 담당하고 사용자 단말은 데이터 수집과 간단한 연산만 하는 `에지 네트워크'가 사용된다. 유 교수의 연구는 사용자 단말에 학습 능력을 부여함으로써 인공지능의 처리 속도와 성능을 크게 높일 수 있다.
지난 6월에는 전산학부 김민수 교수 연구팀이 초대규모 인공지능 모델 처리에 꼭 필요한 솔루션을 제시했다. 연구팀이 개발한 초대규모 기계학습 시스템은 현재 업계에서 주로 사용되는 구글의 텐서플로우(Tensorflow)나 IBM의 시스템DS 대비 최대 8.8배나 빠른 속도를 달성할 수 있을 것으로 기대된다.
KAIST는 반도체와 인공지능이 결합된 AI 반도체 분야에서도 주목할만한 성과를 내고 있다. 2020년 전기및전자공학부 유민수 교수 연구팀은 세계 최초로 추천시스템에 최적화된 AI 반도체를 개발하는 데 성공했다. 인공지능 추천시스템은 방대한 콘텐츠와 사용자 정보를 다룬다는 특성상 범용 인공지능 시스템으로 운영하면 병목현상으로 성능에 한계가 있다. 유민수 교수팀은 `프로세싱-인-메모리(이하 PIM, Processing-In-Memory)' 기술을 기반으로 기존 시스템 대비 최대 21배 빠른 속도를 낼 수 있는 반도체를 개발했다. PIM은 처리할 데이터를 임시로 저장하기만 하던 `램'에서 연산까지 수행해 효율을 높이는 기술이다. PIM 기술이 본격적으로 상용화되면 메모리 분야에서 강세인 한국 기업의 AI 반도체 시장 경쟁력이 비약적으로 높아질 것으로 기대된다.
KAIST는 그간의 성과에 안주하지 않고 인공지능 및 반도체, 그리고 AI 반도체 분야 초격차를 유지하고자 다각적인 노력을 기울이고 있다. 1990년 국내 최초로 인공지능연구센터를 설립한 데 이어 2019년에는 김재철AI대학원을 개설해 전문인력을 양성 중이다. 2020년에는 인공지능과 반도체 연구를 융합해 ITRC 인공지능반도체시스템 연구센터가 출범했으며, 2021년에는 인공지능을 다양한 분야에 접목하는 `AI+X' 연구를 활성화하고자 김재철AI대학원과 별도로 AI 연구원을 설립했다.
KAIST는 이러한 노력으로 축적된 내적 역량을 바탕으로 네이버 등 기업과 공동연구센터를 설립하는 한편, 화성시와 같은 지자체와 협력해 동시다발적인 전문인력 양성에 나섰다. 지난 2021년에는 삼성전자와 함께 반도체시스템공학과 설립 협약을 체결하고 새로운 반도체 전문인력 교육과정을 준비하고 있다. 새로 설립되는 반도체시스템공학과는 2023년부터 매년 100명 내외의 신입생을 선발하고, 이들이 전문역량을 꽃피울 수 있도록 학생 전원에게 특별장학금을 지급할 예정이다. 또한 산업계와의 긴밀한 협력을 통해 삼성전자 견학과 인턴십, 공동 워크숍을 지원해 현장에 밀착한 교육을 제공할 예정이다.
KAIST는 국내 반도체 분야 박사 인력의 25%, 박사 출신 중견 및 벤처기업 CEO의 20%를 배출하며 한국 반도체 산업 생태계가 성장하는 데 중대한 공헌을 했다. 본격적으로 열린 AI 반도체 경쟁 체제를 앞두고 KAIST가 다시 산업 생태계의 구심점 역할을 할지 귀추가 주목된다.
2022.08.04 조회수 14958 -
무한대 화소 수준의 초고해상도 AR/VR 디스플레이 기술 개발
우리 대학 전기및전자공학부 김상현 교수 연구팀이 *모놀리식 3차원 집적의 장점을 활용한 1,600PPI*에 상응하는 마이크로LED 디스플레이를 구현하는 데 성공했다고 29일 밝혔다. 1,600 PPI는 초고해상도 증강현실(AR)/가상현실(VR) 디스플레이에 적용 가능한 해상도로써 2020년 출시된 오큘러스(Oculus) 社(現 메타(Meta))의 메타 퀘스트 2(Meta quest 2, 442 PPI)의 3.6배에 해당하는 디스플레이 해상도다.
☞ 모놀리식 3차원 집적: 하부 소자 공정 후, 상부의 박막층을 형성하고 상부 소자 공정을 순차적으로 진행함으로써 상하부 소자 간의 정렬도를 극대화할 수 있는 기술로 궁극적 3차원 집적 기술로 불린다.
☞ PPI: Pixel per Inch. 디스플레이에서 1인치에 포함되는 픽셀의 갯수
전기및전자공학부 박주혁 박사과정과 금대명 박사가 제1 저자로 주도하고 백우진 박사과정과 대만의 제스퍼 디스플레이(Jasper Display)의 존슨 쉬(Johnson Shieh) 박사와 협업으로 진행한 이번 연구는 반도체 올림픽이라 불리는 하와이 호놀롤루에서 열린 `VLSI 기술 & 회로 심포지엄 (2022 IEEE Symposium on VLSI Technology & Circuits)'에서 지난 6월 16일에 발표됐다. (논문명 : Monolithic 3D sequential integration realizing 1600-PPI red micro-LED display on Si CMOS driver IC)
VLSI 기술 심포지엄은 국제전자소자학회(International Electron Device Meetings, IEDM)와 더불어 대학 논문의 채택 비율이 25%가 되지 않는 저명한 반도체 소자 분야 최고 권위 학회다.
최근 디스플레이 분야는 각종 TV, 모니터 및 모바일 기기뿐만 아니라 스마트 워치, 스마트 글라스 등의 웨어러블 디바이스까지 그 응용처가 크게 확장됐다. 이처럼 디스플레이의 활용이 점차 다양화되고 고도화됨에 따라 요구되는 픽셀의 크기가 점점 작아지고 있는데, 특히 증강현실(AR)/가상현실(VR) 스마트 글라스 등과 같이 사람의 눈과 매우 가까운 거리를 유지하는 디스플레이의 경우 *픽셀화가 없는 완벽한 이미지의 구현을 위해서는 4K 이상의 고해상도가 요구된다.
☞ 픽셀화(Pixelation): 컴퓨터 그래픽에서 비트맵을 구성하는 작은 단색 정사각형 디스플레이 요소인 개별 픽셀이 보이는 현상.
앞서 언급한 초고해상도 디스플레이를 구현하기 위한 차세대 디스플레이 소자로서 무기물 기반의 인듐갈륨나이트라이드/갈륨나이트라이드(InGaN/GaN), 혹은 알루미늄 갈륨 인듐 인화물/갈륨 인듐 인화물(AlGaInP/GaInP)로 대표되는 3-5(III-V)족 화합물 반도체를 활용한 마이크로 LED 소자가 핵심 소재 및 부품으로써 주목받고 있다. 마이크로 LED는 현재 TV, 모바일 기기에 많이 사용되고 있는 OLED, LCD 디스플레이에 비해 높은 휘도와 명암비, 긴 픽셀 수명 등의 장점이 있어 차세대 디스플레이 소자로서 장점이 뚜렷하다.
☞ III-V 화합물 반도체: 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체로 전하 수송 특성 및 광 특성이 매우 우수한 소재.
하지만 무기물 기반 마이크로 LED를 활용해 디스플레이를 제작하기 위해서는 적색, 청색, 녹색의 각 색상의 픽셀을 각각의 기판에서 분리해 디스플레이 패널로 옮기는 패키징 작업이 필수적이다.
기존에 사용돼온 픽앤플레이스(Pick-and-place) 방법은 각각의 픽셀을 일일이 기계적으로 옮겨서 디스플레이 패널에 결합하는 방법으로 픽셀의 크기가 수십 마이크로미터 미만 수준으로 작아지게 되면 기계적인 정렬 정밀도가 저하되고 전사 수율이 감소해 초고해상도 디스플레이에는 적용이 어려울 것이라는 평가를 받고 있다.
연구팀은 이러한 문제의 해결을 위해 디스플레이 구동용 규소 상보적 금속산화물 반도체(이하 Si CMOS) 회로 기판 위에 적색 발광용 LED를 모놀리식 3차원 집적하는 방식을 적용했다. 위 방식은 Si CMOS 회로 위에 마이크로 LED 필름층을 먼저 웨이퍼 본딩을 통해 전사한 뒤, 포토리소그래피 공정으로 픽셀을 구현하는 방법으로, 기계적 픽셀 전사 공정이 제외된다. 이후 연구팀은 Si CMOS 회로상에서 상단에서 하단 방향으로(Top-down) 연속적인 반도체 공정 과정을 통해 고해상도 디스플레이 데모에 성공했다.
이 과정에서 연구팀은 조명용으로 활용돼왔던 무기물 기반 LED 반도체가 아닌 디스플레이용 LED 반도체층을 설계해 발광을 위한 활성층의 두께를 기존의 1/3로 감소시켜, 픽셀 형성에 필요한 식각 공정의 난도를 크게 낮추어 이번 연구성과를 얻어냈다.
또한, 연구팀은 하부 디스플레이 구동 회로의 성능 저하 방지를 위해 350oC 이하에서 상부 III-V 소자를 집적하는 웨이퍼 본딩 등의 초저온 공정을 활용해 상부 소자 집적 후에도 하부 드라이버 IC(Driver IC)의 성능을 그대로 유지할 수 있었다.
이번 연구 결과는 적색 마이크로 LED를 3차원 적층 방식으로 집적해 세계적인 수준의 해상도인 1,600 PPI 구현에 성공한 연구로서 연구에서 활용된 모놀리식 3차원 집적에 관한 연구 결과는 차세대 초고해상도 디스플레이 구현을 위한 좋은 가이드가 될 것으로 예상된다.
김상현 교수는 "향후 유사 공정을 확대 적용해 적색, 녹색, 청색이 모두 포함된 풀 컬러 디스플레이 제작도 가능할 것으로 생각한다ˮ라고 말했다.
한편 이번 연구는 삼성 미래기술육성센터의 지원을 받아 수행했다.
2022.07.29 조회수 7555 -
고정확도 실시간 학습 가능한 모바일 인공지능 반도체 칩 세계 최초 개발
우리 대학 전기및전자공학부 유회준 교수 연구팀이 인공지능의 실시간 학습을 모바일 기기에서 구현, 고정확도 인공지능(AI: Artificial Intelligent) 반도체*를 세계 최초로 개발했다고 23일 밝혔다.
* 인공지능 반도체 : 인식·추론·학습·판단 등 인공지능 처리 기능을 탑재하고, 초지능·초저전력·초신뢰 기반의 최적화된 기술로 구현한 반도체
연구팀이 개발한 인공지능 반도체는 저비트 학습과 저지연 학습 방식을 적용해, 모바일 기기에서도 학습할 수 있다. 특히 이번 반도체 칩은 인공지능의 예상치 못한 성능 저하를 막을 수 있는 실시간 학습 기술을 성공적으로 구현했다.
전기및전자공학부 한동현 박사과정이 제1 저자로 참여한 이번 연구는 지난 6월 12일부터 15일까지 인천 연수구 송도 컨벤시아에서 개최된 국제 인공지능 회로 및 시스템 학술대회(AICAS)에서 발표됐으며 응용 예시를 현장에서 시연했고, 최우수 논문상과 최우수 데모상을 모두 석권해 그 우수성을 널리 알렸다. (논문명 : A 0.95 mJ/frame DNN Training Processor for Robust Object Detection with Real-World Environmental Adaptation (저자: 한동현, 임동석, 박광태, 김영우, 송석찬, 이주형, 유회준))
인공지능 (AI) 반도체 기술을 망라하는 국제 학술 대회 ‘AICAS 2022’는 인공지능 반도체 분야 세계 최고 권위를 가진 IEEE(미국 전기 전자 기술자 협회)학회로 평가받으며, 삼성, SK를 필두로, 한국전자통신연구원(ETRI), 엔비디아(NVIDIA), 케이던스(Cadence) 등 국내외 저명한 기업과 기관 등이 참석해 인공지능 반도체 회로와 시스템 전 분야, 인공지능 반도체와 관련된 연구성과를 공유하는 행사다.
기존 인공지능은 사전에 학습된 지능만으로 추론을 진행했기 때문에 학습하지 않은 새로운 환경 혹은 물체에 대해서는 물체 검출이 어려웠다. 하지만 유회준 교수 연구팀이 개발한 실시간 학습은 추론만 수행하던 기존 모바일 인공지능 반도체에 학습 기능을 부여함으로써, 인공지능의 지능 수준을 크게 끌어올렸다.
유 교수팀의 새로운 인공지능 반도체는 사전에 학습한 지식과 애플리케이션 수행 중에 학습한 지식을 함께 활용해 고정확도 물체검출 성능을 보였다. 특히 유회준 교수 연구팀은 렌즈가 깨지거나, 기계 오류로 인한 인공지능의 예상치 못한 정확도 감소도 자동으로 인지하고 이를 실시간 학습을 통해 보정, 기존 인공지능의 문제점을 해결했다.
유 교수팀은 실시간 학습 기능에 더해, 모바일 기기에서 저전력으로 학습이 가능할 수 있도록, 저비트 인공지능 학습 방법, 직접 오류 전사 기반 저지연 학습 방식을 제안, 이를 최적화할 수 있는 반도체(HNPU) 와 응용 시스템을 모두 개발했다.
저전력, 실시간 학습을 수행할 수 있는 모바일 인공지능 전용 반도체, HNPU는 다음과 같이 6가지 핵심 기술이 도입됐다.
○ 확률적 동적 고정 소수점 활용 저비트 학습 방식 (SDFXP: Stochastic Dynamic Fixed-point Representation)
- 동적 고정 소수점에 확률적 표현을 결합하고 확률적 반올림을 도입하여 인공지능 학습에 필요한 비트 정밀도를 최소화 할 수 있는 방법
○ 레이어별 자동 정밀도 검색 알고리즘 및 하드웨어 (LAPS: Layer-wise Adaptive Precision Scaling)
- 학습의 난이도를 자동으로 파악하고 심층신경망의 레이어별로 최적의 비트수를 자동으로 찾아주는 알고리즘 및 이를 가속하는 하드웨어
○ 입력 비트 슬라이스 희소성 활용* (ISS: Input Slice Skipping or Bit-slice Level Sparsity Exploitation)
- 데이터를 이진수로 표현했을 때 중간중간 나타나는 ‘0’ 비트를 활용하여, 데이터 처리량을 높이는 방식
○ 내재적 순수 난수 생성기 (iTRNG: Intrinsic True Random Number Generator)
인공지능 연산을 활용한 순수 난수 생성기를 설계, 데이터의 암호화 및 확률적 반올림을 구현
○ 다중 학습 단계 할당을 통한 고속 학습 알고리즘 및 하드웨어 (MLTA: Multi Learning Task Allocation & Backward Unlocking)
기존 역전파 (Back-propagation) 알고리즘에서 탈피해, 직접 오류 전사를 통한 저지연 학습 구현
○ 실시간 인공지능 학습 기반 자동 오류 검출 기능 저하 보정 시스템 개발 (Real-time DNN Training based Automatic Performance Monitor and Performance Recovery System)
평상시 물체 검출 결과를 주기적으로 모니터링하면서, 갑작스러운 확률 변화를 자동으로 인식, 정확도 저하를 보정하기 위해 실시간 학습을 적용
* 희소성 활용 (Sparsity Exploitation) : 심층 신경망 모델의 연산은 수많은 곱셈누적(MAC: Multiply-And-Accumulate)연산의 연속이다. 연산자에 0이 존재할 시, 굳이 연산을 해보지 않아도 결과는 0임을 알기에 이를 뛰어넘는 방식으로 연산 속도를 높이는 방식.
이러한 기술을 사용해 HNPU는 저전력 물체검출을 구현하여, 다른 모바일 물체검출 시스템과 비교해 75% 높은 속도, 44% 낮은 에너지 소모를 달성하면서도, 실시간 학습으로 고정확도 물체검출을 개발해 주목을 받았다.
연구팀은 HNPU의 활용 예시로 카메라 렌즈가 깨지거나, 기계 오류, 조명, 밝기 변화로 인공지능의 추론 능력이 떨어졌을 때, 실시간 학습을 통해 다시 정확도를 높이는 고정확도 물체검출 시스템을 개발했다. 이는 이후 자율 주행, 로봇 등 다양한 곳에 활용될 것으로 기대된다.
특히 연구팀의 HNPU 연구는 2022 국제인공지능회로및시스템학술대회(AICAS 2022)에서 발표돼, 최우수 논문상과 최우수 데모상을 모두 석권하여 그 우수성을 널리 알렸다.
연구를 주도한 KAIST 전기및전자공학부 유회준 교수는 “현재 인공지능은 사전에 학습한 지식만으로 주어진 문제를 해결하고 있으며, 이는 변화하는 환경과 상황에 맞춰 계속 학습하는 인간의 지능과 뚜렷한 차이를 보인다”라며 “이번 연구는 실시간 학습 인공지능 반도체를 통해 인공지능의 지능 수준을 사람 수준으로 한층 더 끌어올리는 연구”라고 본 연구의 의의를 밝혔다.
2022.06.23 조회수 6724 -
차세대 반도체 나노구조 공정을 혁신하는 새로운 3차원 노광 공정 개발
우리 대학 신소재공학과 전석우 교수와 신종화 교수 공동연구팀이 차세대 반도체 공정 핵심기술인 3차원의 나노구조를 단일 노광으로 효율적으로 제작하는 방법을 개발했다고 27일 밝혔다. 노광 공정이란 빛을 이용해 실리콘 웨이퍼에 전자 회로를 새기는 공정을 말한다.
이번 연구 성과는 갈수록 복잡해지는 반도체 구조와 배선구조 등을 기존 2차원 평면 노광 방식으로 건물을 한층 한층 제작하듯이 진행하던 방식에 비해 훨씬 더 낮은 비용과 공정으로 제작할 수 있는 근거를 마련한 획기적인 연구 결과로 판단된다.
전석우 교수와 신종화 교수가 교신 저자로, 남상현 박사와 김명준, 김나영 박사과정이 공동 제1 저자로 참여한 이번 연구는 저명한 국제 학술지 `사이언스 어드밴시스(Science Advances)' 5월 25일 字 온라인판에 게재됐다. (논문명: Photolithographic Realization of Target Nanostructures in 3D Space by Inverse Design of Phase Modulation)
공동연구팀은 수반행렬 방법(Adjoint method) 기반 역설계 알고리즘을 활용해, 적은 연산으로 원하는 형태의 나노 홀로그램을 생성하는 위상 마스크의 격자구조를 효율적으로 찾아내는 방법론을 제시했다. 이는 기존의 반도체 리소그래피 공정에 적용됐으며, 연구팀은 광감응성 물질에 단 한 번의 빛을 쏘아 목표하는 나노 홀로그램을 형성하고, 물질화해 원하는 3차원 나노구조를 단 한 번의 노광으로 구현할 수 있음을 실험적으로 증명했다.
최근 리소그래피 및 패터닝 기술의 발달로 소재의 형상을 나노스케일에서 구현하는 기술이 발달함에 따라 기존 소재의 물성을 극복하는 메타 소재 및 3차원 프린팅 연구가 주목받고 있다. 특히 3차원 나노소재를 구현하기 위해 활용되는 기존 공정들은 구현하는 구조의 자유도, 생산성, 정밀도를 모두 만족하기 어려운 점이 있어 이를 개선하기 위한 다양한 시도가 진행 중이다.
다양한 3차원 패터닝 공정 가운데, 근접장 나노패터닝(PnP, Proximity-field nanoPatterning)은 단일 노광으로 주기적인 3차원의 나노구조를 정확하고 생산성 있게 구현할 수 있다. 하지만, 현재까지 주기적인 위상 마스크 패턴을 활용해 구현할 수 있는 구조의 자유도는 제한돼왔으며, 이를 극복하기 위해서는 감광물질에 원하는 형태의 홀로그램을 구현하는 위상 마스크의 디자인을 계산하는 과정이 필요하다.
기존 연구에서는 유전 알고리즘(Genetic Algorithm)을 통해 이러한 역계산을 수행했으나, 비효율적인 계산방식, 많은 계산량 등의 문제로 활용이 제한된다. 최근 주목받는 머신러닝도 학습을 위한 데이터양이 최소 수천 개 이상으로 많이 요구돼 현실적으로 이를 역계산에 활용하기에는 아직 요원한 상황이다.
연구팀은 수학적 방법론인 수반행렬 방법(Adjoint Method) 기반 알고리즘을 위상 마스크의 패턴이 빛과 상호작용하는 광학현상에 적용해, 원하는 홀로그램 형상을 광감응성 소재에 효율적으로 계산해 그 형상을 얻어내는 데 성공했다. 이 알고리즘은 수식으로 표현된 목표 디자인을 최소한의 계산 경로로 찾아내는 알고리즘이며, 행렬 연산을 활용해 많은 계산량을 효율적으로 처리한다는 장점이 있다. 기존의 단순한 주기적 위상 마스크 패턴은 수직 입사하는 빛으로 특정 배열의 나노구조만을 발생시켰다. 연구팀은 해당 연구에서 위상 마스크에 반도체 공정에 적용 가능한 수직 입사 빔 방식으로 기존의 마스크로 얻어내는 것이 불가능했던 새로운 배열의 3차원 나노구조를 얻어내는 데 성공했다. 이번 연구는 이를 통해 기존의 반도체 노광공정이 갖는 자유도의 한계를 극복하고 더 나아가 보다 복잡한 나노구조를 구현할 수 있다는 것을 이론적, 실험적으로 증명한 주요 연구라 할 수 있다.
이렇게 제작된 3차원의 나노구조는 원자층 증착법을 활용해 구조에 따라 물질의 주입 및 치환으로 다양한 소재를 원하는 구조로 제작할 가능성을 열어준다. 이번 기술이 차세대 반도체 소자인 GAA(Gate All Around) 소자나 3차원 반도체 집적기술에 적용된다면 현재 국가적으로 많은 노력을 기울이고 있는 차세대 반도체 역량 강화에 크게 이바지할 것으로 기대된다. 더 나아가 소재의 물성이 소재를 구성하는 원자나 결합이 아닌 순수한 나노구조에서 기인하는 새로운 물성을 확보하는 메타 소재 연구에서 원하는 나노구조를 낮은 비용으로 대면적에 생산함으로 국내의 소재 경쟁력을 크게 강화할 원천기술이 될 것이다.
이번 연구는 한국연구재단 원천기술개발사업의 미래소재디스커버리 사업과(NRF-2020M3D1A1110522) 삼성전자의(G01190420) 지원을 통해 수행됐다.
2022.05.27 조회수 7375 -
그래핀 기반 2차원 반도체 소자 시뮬레이션의 양자 도약 달성
반도체 연구 개발에서 소자의 미세화에 따라 원자 수준에서 전류의 흐름을 이해하고 제어하는 것이 핵심적 요소가 되고 있는 상황에서, 우리 연구진이 기존에는 불가능했던 원자만큼 얇은 2차원 반도체 소자의 엄밀한 양자 역학적 컴퓨터 시뮬레이션을 성공적으로 구현하고 이를 기반으로 원자 결함에 의해 발생하는 특이한 소자 특성을 세계 최초로 보고했다.
우리 대학 전기및전자공학부 김용훈 교수 연구팀이 자체적으로 개발한 양자 수송 이론을 통해 세계 최초로 그래핀 전극 간 전자의 터널링 현상(전자가 포텐셜 장벽을 투과하는 현상)으로 작동하는 *2차원 터널링 트랜지스터의 **제1 원리 시뮬레이션을 수행하는 데 성공했다고 4일 밝혔다.
* 2차원 터널링 트랜지스터: 그래핀을 전극으로 하여 전극 간 전자의 터널링(tunneling) 현상을 통해 소자가 작동하는 반도체 소자이다. 소자의 동작 특성을 결정하는 그래핀 전극간 전자의 터널링 현상은 소스-드레인(source-drain) 전극 및 게이트(gate) 전압에 의해 결정된다.
**제1 원리 시뮬레이션: 제1원리 계산은 물질 내 전자들의 거동을 해석할 때 실험적 데이터나 경험적 모델을 도입하지 않고 지배방정식인 슈뢰딩거 방정식을 원자 정보를 포함시켜 직접 푸는 양자역학적 물질 시뮬레이션 방법으로 대표적인 방법론은 밀도 범함수론(density functional theory, DFT)이 있음
전기및전자공학부 김태형 박사과정과 이주호 박사가 공동 제1 저자로 참여한 이번 연구는 소재 계산 분야의 권위 있는 학술지 `네이쳐 파트너 저널 컴퓨테이셔널 머터리얼즈(Npj Computational Materials)' (IF 13.20) 3월 25일 字 온라인판에 게재됐다. (논문명: Gate-versus defect-induced voltage drop and negative differential resistance in vertical graphene heterostructures)
제1 원리 시뮬레이션이란 슈퍼컴퓨터에서 원자 수준의 양자역학 계산을 수행해 실험적 데이터나 경험적 모델의 도움 없이 물질의 특성을 도출하는 방법으로 제1 원리 계산을 통한 평형 상태의 소재 연구는 1998년 월터 콘(Walter Khon) 교수가 노벨상을 받은 `밀도 범함수론(density functional theory: DFT)'을 기반으로 다방면으로 수행돼왔다.
반면 전압 인가에 따른 비평형 상태에서 작동하는 나노 소자의 제1 원리 계산은 DFT 이론을 적용하기 어렵고 그 대안으로 제시된 이론들에도 한계가 있어 현재 그래핀 기반 2차원 반도체 소자의 엄밀한 양자역학적 시뮬레이션은 불가능한 상황이었다.
연구팀은 먼저 이러한 어려움을 극복하기 위해 자체적으로 수립한 새로운 양자 수송 계산 체계인 다공간 DFT 이론을 발전시켜 그래핀 기반 2차원 터널링 트랜지스터의 제1 원리 시뮬레이션을 가능하게 했다.
다음으로 이를 그래핀 전극-육각형 질화붕소 채널-그래핀 전극 소자 구조에 적용해 질화붕소 층에 존재하는 원자 결함이 다양한 비선형 소자 특성들을 도출시킬 수 있음을 보여 원자 결함의 종류와 위치에 대한 정보가 신뢰성 있는 2차원 소자의 구현에 매우 중요함 요소을 입증했다.
한편 이러한 비선형 소자 특성은 연구진이 기존에 세계 최초로 제안했던 양자 혼성화(quantum hybridization) 소자 원리(device principle)에 따라 발현됨을 보여 2차원 소자의 양자적 특성을 활용하는 한 방향을 제시했다.
김 교수는 "나날이 치열해지는 반도체 연구/개발 분야에서 세계적으로 경쟁력 있는 나노 소자 전산 설계 원천기술을 확보했다ˮ고 연구의 의미를 소개하며 "양자 효과가 극대화될 수밖에 없는 차세대 반도체 연구/개발에서 양자역학적 제1 원리 컴퓨터 시뮬레이션의 역할이 더욱 중요해질 것”이라고 강조했다.
한편 이번 연구는 삼성전자 미래기술 육성센터의 지원을 받아 수행됐다.
2022.04.04 조회수 9862 -
준강자성체를 이용한 차세대 반도체 기술의 발전방향 제시
우리 대학 물리학과 이경진 교수, 김세권 교수 연구팀이 스핀 기반 차세대 반도체 기술(스핀트로닉스)의 최신 연구 동향 및 미래 발전 전략을 정리한 `*준강자성체 기반 스핀트로닉스' 리뷰 논문을 물리 및 재료 분야의 세계적인 학술지 `네이처 머터리얼스 (Nature Materials)' 2022년 1월호에 표지논문으로 게재했다고 6일 밝혔다.
※ 준강자성체: 반강자성체와 같이 서로 이웃하는 자성 이온이 반대 방향으로 정렬되지만, 서로 자성의 크기가 달라서 물질 전체적으로는 자발적인 자성이 남아있는 물체
스핀트로닉스는 성장 한계에 다다른 기존 반도체 기술의 근본적인 문제점들을 전자의 양자적 성질인 스핀을 이용해 해결하고자 하는 연구 분야다. 이는 기존 정보처리 기술을 혁신적으로 발전시켜 초고속 초고집적 차세대 반도체 기술을 구현할 것으로 기대되고 있다. 스핀트로닉스 장치의 핵심 구성 요소는 자성체이기 때문에, 스핀 기반의 초고속 초고집적 정보처리를 구현하기 위해서는 최적의 자성 물질을 규명하는 것이 필수적이다.
지난 수십 년간 스핀트로닉스에서 주로 사용돼왔던 강자성체는 스핀 동역학 속도가 기존 정보 처리 기술의 수준과 유사한 기가헤르츠(GHz) 수준에 머물러 정보 처리 속도 향상에 어려움을 겪고 있었다. 또한, 강자성체가 생성하는 강력한 주위 자기장으로 인해 강자성체 기반 장치들이 서로 강하게 간섭해, 스핀 장치의 집적률을 증가시키는 데도 어려움이 있었다.
물리학과 이경진 교수와 김세권 교수는 지난 수년간의 연구를 통해 새로운 자성체인 준강자성체를 이용하면 강자성체가 갖는 문제점들을 해결해 초고속 초고집적 스핀 기반 정보 처리 장치를 개발할 수 있음을 밝혀왔고, 이를 기반으로 이번 리뷰 논문을 게재했다.
과거 2017년 연구팀은 준강자성체의 스핀 동역학 속도가 기존 정보 처리 기술보다 약 천배 빠른 테라헤르츠(THz) 수준이라는 점을 주목하고, 이를 이용해 스핀 메모리로 활용되는 자구벽을 강자성체보다 월등히 빠른 속도로 구동할 수 있음을 보여 네이처 머터리얼스에 논문을 게재했다. 또한, 2018년 이경진 교수는 반강자성체를 이용하면 스핀 양자 정보의 장거리 전송이 가능함을 밝혀 네이처 머터리얼스에 보고했다. 수년간에 걸친 꾸준한 연구성과로 인해 준강자성체 기반의 초고속 초고집적 스핀트로닉스에 대한 관심이 고조돼, 현재 세계적으로 관련 연구가 활발히 진행중이다.
최신 연구 동향 정리와 더불어, 연구팀은 준강자성체 기반 스핀트로닉스의 미래 발전 방향도 제시했다. 준강자성체 기반의 초고속 자기광학 장치 개발, 준강자성체가 갖는 독특한 스핀파 성질을 이용한 파동/양자 정보처리 장치 개발, 그리고 준강자성체를 이용한 뇌 모사 컴퓨팅 개발 등이 기대된다. 또한, 새로 개발된 준강자성체는 기존의 자성체와 근본적으로 다른 흥미로운 물리현상을 보일 것으로 기대돼 준강자성체 기반의 근본 자성 연구에 대한 발전 방향도 제시했다.
이경진 교수는 "이번 리뷰논문은 그동안 강자성체에만 집중돼왔던 스핀트로닉스 연구를 준강자성체로 확장시키는 데 중요한 이정표가 될 것ˮ이라고 기대감을 내비쳤다.
이번 연구는 이경진 교수, 김세권 교수, 그리고 미국 MIT Geoffrey Beach 교수, 일본 교토대학 Teruo Ono 교수, 네덜란드 Radboud 대학 Theo Rasing, 싱가포르국립대 양현수 교수의 공동 연구로 진행되었으며, 삼성미래기술육성재단과 한국연구재단의 지원을 받아 수행됐다.
2022.01.06 조회수 7471