< (왼쪽부터) 신소재공학과 홍승범 교수, 제네바대학교 패트리샤 파루치 교수, 신소재공학과 졸업생 조성우 박사 >
차세대 반도체 메모리의 소재로 주목을 받고 있는 강유전체는 차세대 메모리 소자 혹은 작은 물리적 변화를 감지하는 센서로 활용되는 등 그 중요성이 커지고 있다. 이에 반도체의 핵심 소자가 되는 강유전체를 화학물질없이 식각할 수 있는 연구를 성공해 화제다.
우리 대학 신소재공학과 홍승범 교수가 제네바 대학교와 국제공동연구를 통해 강유전체 표면의 비대칭 마멸* 현상을 세계 최초로 관찰 및 규명했고, 이를 활용해 혁신적인 나노 패터닝 기술**을 개발했다고 26일 밝혔다.
*마멸: 물체 표면의 재료가 점진적으로 손실 또는 제거되는 현상
**나노 패터닝 기술: 나노스케일로 소재의 표면에 정밀한 패턴을 생성하여 다양한 첨단 기술 분야에서 제품 성능을 향상시키는데 사용되는 기술
연구팀은 강유전체 소재의 표면 특성에 관한 연구에 집중했다. 이들은 원자간력 현미경(Atomic Force Microscopy)을 활용해 다양한 강유전체의 트라이볼로지(Tribology, 마찰 및 마모) 현상을 관찰했고, 강유전체의 전기적인 분극* 방향에 따라 마찰되거나 마모되는 특성이 다르다는 것을 세계 최초로 발견했다. (그림 1) 아울러, 이러한 분극 방향에 따라 달라지는 트라이볼로지의 원인으로 변전 효과(Flexoelectric effect)*에 주목했다.
*전기적 분극(electric dipole): 자석의 북극과 남극처럼 전기적으로 양극과 음극이 있는 것을 의미함
*변전 효과: 물질이 휘어졌을 때 분극이 발생하는 현상이지만, 거시 규모에서 물질을 구부렸을 때 유도되는 분극의 크기가 매우 작아 그동안 큰 주목을 받지 못했다. 그러나 2010년대 들어서 물질이 나노스케일로 미세화될 경우, 매우 큰 변전 효과가 발생할 수 있다는 연구 결과가 나오면서 많은 연구자의 주목을 받기 시작했다.
연구진은 강유전체의 트라이볼로지 특성이 나노 단위에서 강한 응력이 가해질 때 발생하는 변전 효과로 인해 강유전체 내부의 분극 방향에 따른 상호작용으로 트라이볼로지 특성이 바뀌게 된다는 것을 발견했다. 또한 이러한 새로운 강유전체 트라이볼로지 현상을 소재의 나노 패터닝에 응용했다.
< 그림 1. 강유전체 표면의 비대칭 트라이볼로지, a: 본 연구의 개념도. 강도 및 경도가 높은 다이아몬드 탐침을 이용하여 대표적인 강유전체 소재인 LiNbO3 단결정을 기계적으로 갈았을 때 분극 방향에 따라 마모 특성이 다름을 보여줌. b-e: 기계적 마모 이전 평탄했던 소재 표면(b)이 분극 방향(e)에 따라 다르게 갈림 (c). 기계적 마모 중 마찰 신호 또한 분극 방향에 따라 달라짐을 보임 (d). 스케일 바: 2 µm >
이러한 패터닝 방식은 기존의 반도체 패터닝 방식과는 다르게 화학 물질 및 고비용의 리소그래피 장비가 필요하지 않고, 기존 공정 대비 매우 빠르게 나노 구조를 제작할 수 있는 장점이 있다.
이번 연구의 제1 저자인 신소재공학과 졸업생 조성우 박사는 “이번 연구는 세계 최초로 강유전체 비대칭 트라이볼로지를 관찰하고 규명한 데 의의가 있고, 이러한 분극에 민감한 트라이볼로지 비대칭성이 다양한 화학적 구성 및 결정 구조를 가진 강유전체에서 널리 적용될 수 있어 많은 후속 연구를 기대할 수 있다”고 밝혔다.
공동교신저자로 본 연구를 공동 지도한 제네바 대학교 파루치(Paruch) 교수는 “변전 효과를 통해 강유전체의 도메인이 분극 방향에 따라 서로 다른 표면 특성을 나타내는 것을 활용함으로써, 다양하고 유용한 기술들을 개발할 수 있을 것이다”며 이번 연구가 앞으로 뻗어나갈 분야에 대한 강한 자신감을 피력했다.
< 그림 2. 비대칭 트라이볼로지를 이용한 신개념 패터닝 기술. a: 반복적인 전기 분극 반전과 기계적 패터닝을 이용한 3차원의 복잡한 나노 구조를 제작할 수 있음. b-d: 분극 유래 리소그래피를 이용해 제작된 3차원 복잡 구조의 실시 예, 스케일 바: 3 µm >
연구를 이끈 홍승범 교수는 “이번 연구에서 개발된 패터닝 기술은 기존 반도체 공정에서 쓰이는 패터닝 공정과 달리 화학 물질을 사용하지 않고, 매우 낮은 비용으로 대면적 나노 구조를 만들 수 있어 산업적으로 활용될 수 있는 잠재력을 가지고 있다”고 전망했다.
한편, 이번 연구는 한국연구재단(2020R1A2C2012078, NRF-2022K1A4A7A04095892, RS-2023-00247245), KAIST 글로벌특이점 사업의 지원 및 스위스, 스페인 연구진과의 국제공동연구를 통해 수행됐으며, 국제 학술지 ‘네이처 커뮤니케이션즈(Nature Communications)’에 1월 9일 자 출판됐다. (논문 제목: Switchable tribology of ferroelectrics)
생물학적 구조는 인공적으로 복제하기 어려운 정도의 복잡한 특징을 가지고 있지만 이러한 생체 구조체를 직접적으로 활용여 제작하는 생체형틀법*은 다양한 분야의 응용으로 사용됐다. KAIST 연구진이 이전에 활용할 수 없었던 생체 구조체를 활용하고, 생체형틀법을 통해 적용될 수 있는 영역을 넓히는데 성공했다. *생체형틀법: 바이러스부터 우리의 몸을 구성하는 조직과 장기에 이르기까지 이러한 생체 구조의 기능을 활용하고자, 생체 구조를 형틀로 사용하여 기능성 구조재료를 만들어내는 방식 우리 대학 신소재공학과 장재범, 정연식 교수 공동연구팀이 생체 시료 안의 특정 내부 단백질을 활용하고 높은 조정성을 지닌 생체형틀법을 개발했다고 10일 밝혔다. 기존의 생체형틀법 방법은 주로 생체시료의 외부 표면만을 활용하거나, 한정된 치수와 샘플 크기로 인해 다양한 생체 구조체들의 구조-기능 상관성을 활용하여 기능성 나노구조체를 제작하기 어렵다는 한계를 가지고 있다. 이런 문제를 해결하고자 연
2025-01-10강유전체는 메모리 소자에서 전하를 잘 저장하기 때문에 "전기를 기억하는 소재"와 같다는 특성으로 차세대 반도체 기술 개발에 있어 핵심 소재로 부각되고 있다. 우리 연구진이 이러한 강유전체 소재를 활용해 현재 메모리 반도체 산업의 양대 산맥인 디램(DRAM)과 낸드 플래시(NAND Flash) 메모리의 한계를 극복한 고성능, 고집적 차세대 메모리 소자를 개발하는데 성공했다. 우리 대학 전상훈 교수 연구팀이 하프니아 강유전체 소재*를 활용한 차세대 메모리 및 스토리지 메모리 기술을 개발했다고 6일 밝혔다. *하프니아 강유전체 소재: 비휘발성 절연막으로, CMOS 공정 호환성, 동작 속도, 내구성 등의 우수한 물리적 특성을 바탕으로 차세대 반도체의 핵심 소재로 활발하게 연구되고 있는 물질 디램 메모리는 우리가 스마트폰, 컴퓨터, USB 등에서 사용하는 데이터를 저장하는 휘발성 메모리다. 휘발성 특성으로 인해, 외부 전력이 끊어지면 저장된 데이터가 손실되지만, 공정 단가가 낮
2025-01-06차세대 2차원 층상구조 나노소재로 주목받는 인듐 셀레나이드(InSe)는 실리콘 반도체보다 전자 이동도가 뛰어나고 포화 속도가 두 배 이상 빠른 장점을 가지지만, 주로 N형 반도체로만 사용되어 왔다. 우리 연구진이 이를 극복하고 N형 및 P형, 양극에 우수한 성능을 제공하는 인듐 셀레나이드 기반 기술을 개발하여 차세대 전자 소자의 설계 및 상용화 가능성을 크게 앞당길 것으로 기대된다. 우리 대학 전기및전자공학부 이가영 교수 연구팀이 나노 반도체 인듐 셀레나이드(InSe)* 기반 혁신적인 양극성 다기능 트랜지스터를 개발했다고 30일 밝혔다. *인듐 셀레나이드(InSe): 인듐과 셀레늄으로 이루어진 무기 화합물 반도체로 2차원 층간 결합을 이루고 있음 인듐 셀레나이드는 N형 반도체로만 사용되어 왔는데, 이는 P형 반도체 및 상보적 회로 구현에 필요한 양(P) 전하를 띄는 정공*을 유도하기 어렵다는 문제 때문으로 이는 상용화의 큰 걸림돌로 작용해 왔다. *정공: P형 트랜지
2024-12-30아시아·태평양지역에서 가장 권위 있는 반도체 패키징 기술 관련 국제학회 ‘EDAPS(Electrical Design of Advanced Packaging & Systems) 2024’에서 전기및전자공학부 김정호 교수 연구실 석사과정 김태수 학생이 ‘최우수 논문상’을 수상했다고 26일 밝혔다. ‘이뎁스(EDAPS)’는 아시아·태평양 지역에서 가장 큰 규모와 영향력을 지닌 반도체 패키징 기술 관련 학회로, 지난 2002년부터 국제전기전자공학자협회(IEEE) Electronic Packaging Society가 매년 주최하고 있다. 주로 전기 공학 분야에서 활동하는 학계 연구자와 산업계 엔지니어가 참석하며, 칩(Chip) 설계, 시스템인 패키지·시스템 온 패키지(Sip/Sop), 전자파 간섭·전자 적합성(EMI/EMC), 설계 자동화 프로그램(EDA) 툴(
2024-12-26“케이던스 사의 통 큰 기부에 감사드리며, 대한민국 AI 인재 100만 명 양성이라는 원대한 목표 달성과 세상을 혁신할 반도체 연구 실현에 앞장서겠습니다”(이광형 총장) 우리 대학은 미국 소프트웨어 기업인 케이던스 디자인 시스템즈 코리아(Cadence Design Systems, 이하 케이던스)가 반도체 설계 특화 장비인 ‘케이던스 팔라디움 제트원(Cadence Palladium Z1)’*을 우리 대학에 기증한다고 밝혔다. *팔라디움 제트원: 반도체 설계 검증을 위한 초고성능 에뮬레이터 장비로, 하드웨어-소프트웨어 검증 및 디버깅 작업을 1개의 랙 당 5.76억 게이트까지 대용량으로 구현 가능함. 동 장비를 통해 SoC(System On Chip) 개발 단계에서 설계 검증을 더 원활히 수행할 수 있음. 케이던스는 1995년 반도체설계교육센터(IDEC) 설립 이후 우리 대학에 EDA(Electronic Design Automati
2024-12-17