%EB%82%98%EB%85%B8%EC%A2%85%ED%95%A9%ED%8C%B9%EC%84%BC%ED%84%B0
-
누설전류의 원천적 차단 가능한 ‘20nm갭 기계식 나노집적소자’ 세계 최초 개발
- CPU, 메모리 적용 시 에너지 절감 年 7,480억원․329만톤의 CO2배출저감 효과 기대 -
고가의 반도체 기판 대신 저렴한 유리기판이나 플렉서블(flexible) 플라스틱 기판에도 적용이 가능하고, 3低(초저가․초저전력․초 저탄소) CPU를 실현할 수 있는 나노집적소자 원천 기술이 국내연구진에 의해 세계 최초로 개발되었다.
우리대학 전기 및 전자 공학과 윤준보 교수팀과 부설 나노종합팹센터(소장 이희철)는 공동연구를 통하여 세계 에서 가장 작은 이격거리를 가지는 “20nm갭 기계식 나노집적소자(3단자 나노전자 기계스위칭소자)”를 세계 최초로 개발하는데 성공했다고 밝혔다.
반도체로 만들어진 기존의 CPU는 반도체 특성을 활용하여 전기신호의 차폐를 제어함으로써 PC내에서 평균적으로 3.2W의 대기전력을 소모하고 있다. 업무용 PC 보급대수와 대기시간을 각각 1000만 대와 14시간으로 가정하면 대기전력은 년 163,520 MWh로 계산된다. 고리원자력발전소 1호기의 발전량(2007년 총 발전량 2,254,988 MWh) 7%에 해당하는 전력량이다.
이에 윤준보 교수팀은 나노종합팹의 첨단 장비․시설 등 인프라와 나노 전자기계 기술(Nano Electro Mechanical System, NEMS)을 적용하여, 트렌지스터와 동일한 역할을 수행하면서도 누설전류를 원천적으로 차단한 新개념 전자소자인 ‘기계식 나노집적 소자’를 개발했다.
본 소자의 핵심원리는 질화티타늄(TiN)으로 만든 3차원 나노구조물의 기계적인 움직임을 통해 기계적인 이격정도의 차이로 전기신호를 제어한다는 것이다. 대기 상태에서 누설전류를 원천적으로 차단하는 원리를 가지기 때문에, 이를 CPU에 적용하면 1W 미만의 대기전력을 가지는 CPU개발이 앞당겨 질 것으로 기대를 하고 있다.
사진설명: 20nm갭 기계식 나노집적 소자의 단면 사진
좌측- TEM (투사 전자 현미경) , 우측 - SEM (주사 전자 현미경)
또한, 저온 공정이 가능하기 때문에 기존의 반도체 회로 상부에 3차원으로 적층형 집적이 가능하고, 기존의 반도체를 만들던 단결정 실리콘보다 훨씬 저렴한 유리 기판이나 휘어지는 플라스틱 기판에서도 전자 스위치 소자를 형성할 수 있어, 초저가․초고성능․초저전력의 전자 회로를 만들 수 있다는 데 특징이 있다.
그리고, 무엇보다도 세계 최고 수준의 나노종합팹센터의 첨단 반도체 설비와 공정을 그대로 활용하여 본 소자의 핵심인 초미세 나노패턴 형성과 희생박막 형성 기술을 연구․실증했기 때문에, 상용화 실현 가능성이 매우 높다는 데 의의가 크다.
개발된 기계식 나노집적소자를 활용하여 대기전력 1W이하의 저전력 PC가 실현함으로써 기대되는 에너지 절감효과는 2010년 1,100GWh/年(1,210억원), 2020년 6,800GWh/年(7,480억원)에 이르고 각각 53만톤, 329만톤의 이산화탄소 배출량 억제효과를 가져올 수 있을 것으로 보인다.
또한, 기계식 나노집적소자의 시장 점유율을 전체 반도체 시장의 0.1%로만 잡더라도 시장규모가 2015년 3천 6백억원에 이를 것으로 전망하고 있다. 우주항공 장비와 통신용 소자 및 바이오소자 응용 등 관련 산업에 미치는 파급효과까지 고려하는 경우 그 경제적 부가가치는 매우 클 것으로 기대된다.
이번 연구결과는 12월 7일 미국 볼티모어에서 개막되는 국제 학술 회의인 “국제전자소자회의(International Electron Device Meeting, IEDM)”에서 발표될 예정으로 지난 50년간 반도체 소자를 이용하여 만들어 오던 초고집적회로(VLSI)에서 CMOS 반도체 소자가 극복 할 수 없었던 재료와 성능의 한계들을 극복할 수 있는 새로운 가능성을 제시했다는 것에 의미가 있다.
한편, 해당 기술과 관련하여 미국에 1건이 특허 등록되었으며 미국, 중국, 유럽, 일본 등에 4건의 후속 특허가 출원되어 있다. 국내에는 8건의 관련 특허 등록과 2건의 특허가 출원되어 있다.
나노종합팹센터 이희철 소장은 “나노전자 기계소자를 이용한 집적회로 기술은 2008년에서야 ITRS(세계반도체협회) 로드맵에 등재될 정도로 차세대 기술이며, 우리 기술진의 개발수준이 미국의 스탠포드대, UC버클리대학의 연구수준을 뛰어넘는 결과로 이번 기술 개발이 포스트-반도체 기술력을 선점할 수 있는 중요한 디딤돌이 될 것”이라고 내다보고 있다.
또, 연구개발에 주도적으로 참여한 이정언 박사과정은 “공동연구 개발을 통하여 얻은 기술은 실용화와 상용화를 목적으로 하고 있으며, 기술정보, 연구인력, 노하우 등 연구결과를 산업체에 제공하여 향후에 우리나라가 세계 차세대 반도체 시장에서 유리한 입지를 확보하는데 기여하고 싶다”고 앞으로의 계획을 밝혔다.
용어설명
○ 스위칭소자 : 전류를 on/off 시키는 장치, 스위치 장치를 조합하여 논리회로, 마이크로프로세서등 을 만들 수 있음.
○ 기계식 나노집적 소자 : 반도체 공정을 이용하여 만든 나노 크기의 기계장치로 전기신호에 의하여 제어되는 소자.
○ 3단자 스위칭 소자 : 3개의 단자로 구성된 전자 부품으로 1개의 단자에 인가된 전기신호로 나머지 2개의 단자의 단락 여부를 제어하는 전자 장치
○ 패키징 : 전자소자의 제품화를 위하여 기판상태에서 제작된 소자를 외부의 환경에 안정적인 상태가 되도록 최종적으로 마무리 하는 단계
○ 트랜지스터 : 규소나 저마늄으로 만들어진 반도체를 세 겹으로 접합하여 만든 전자회로로 전류나 전압흐름을 조절하여 증폭, 스위치 역할을 한다.
사진설명: 개발된 기계식 집적 소자를 활용한 미래형 전자 기판의 개념도
2009.12.07 조회수 20490 -
최경철 교수연구팀, 세계 최초의 저비용 상온 공정이 가능한 표면 플라즈몬 OLED 원천기술 개발
- 응용물리와 광학 분야 세계적 권위 학술지에 논문발표 및 네이쳐 포토닉스(Nature Photonics)의
8월의 연구 하이라이트로 소개 예정
전기 및 전자공학과 최경철 교수(차세대 플렉시블 디스플레이 융합센터 소장, 45세)연구팀이 OLED의 효율을 획기적으로 향상시키는 원천기술을 세계 최초로 개발해 주목을 끌고 있다.
최 교수팀은 나노 크기의 은(Ag)을 표면 플라즈몬(plasmon)을 일으키는 물질로 사용하여, OLED에서 발생하는 빛과 결합할 경우 발광 재결합 속도가 빨라짐으로써 OLED 밝기가 크게 증가할 수 있다는 사실을 밝혔다. 또한 진공 열증착법을 이용해 나노 크기의 은(Ag)을 OLED 내부의 활성층과 매우 가까운 곳에 삽입하는 기술을 개발함으로써 세계 최초로 표면 플라즈몬을 이용한 OLED의 저비용 상온 공정이 가능하도록 했으며 최대 75%이상의 OLED 발광효율을 향상시켰다. 이 연구는 차세대 디스플레이인 OLED에 저비용의 나노입자를 이용한 표면 플라즈몬 기술을 접목한 새로운 디스플레이 소자 연구로 주목받고 있다.
최 교수는 “표면 플라즈몬을 이용해 개발된 기술은 OLED의 광효율을 향상시킬 수 있는 새로운 기술로서, 원천기술 확보 및 국제경쟁력을 갖는 OLED 및 플렉시블 디스플레이 기술개발에 크게 기여할 수 있을 것”이라고 강조했다. 또한 “이번에 개발된 기술은 디스플레이뿐만 아니라 유기 태양광 전지에서도 적용 가능한 저온 저가의 공정으로 에너지 변환 효율의 향상을 기대할 수 있다.”고 밝혔다.
이 연구는 양기열(22세) 연구원이 주도했으며, 연구결과는 응용물리분야의 세계적 권위지인 ‘Applied Physics Letters’ 4월호, 광학분야 세계 최고의 저널인 ‘Optics Express’ 인터넷판 6월 25일자에 발표됐다.
특히, 이 연구 결과는 네이쳐 포토닉스(Nature Photonics)의 8월의 연구 하이라이트에도 소개될 예정이며, 그 밖에도 응용 물리학 분야의 우수 연구 결과만을 선정하여 발표하는 "울트라패스트 가상 저널(Virtual Journal of Ultrafast Science)" 에 소개됐다.
이 연구는 한국연구재단의 ‘선도연구센터 사업’ 및 ‘KAIST 고위험 고수익 사업’의 지원을 받아 나노종합팹센터와 공동 수행했다.
2009.07.09 조회수 19804 -
세계에서 가장 작은 나노전자소자 공동 개발
KAIST 최양규 교수팀 / 나노종합팹센터 공동 연구
새로운 구조의 3차원 3nm급 나노전자소자(FinFET) 공동개발
현재 반도체소자 기술의 한계를 극복하여 향후 세계 반도체 시장에서 유리한 입지 확보
KAIST (총장 로버트 러플린) 최양규 교수팀과 나노종합팹센터(소장 이희철)가 테라급 차세대 반도체소자에 적용 가능한 세계에서 가장 작은 새로운 구조의 3차원 3nm급 ‘나노전자소자(FinFET)’를 공동 개발하는데 성공했다
이번에 공동 개발한 나노전자소자는 게이트가 채널의 전면을 감싸고 있는 새로운 형태의 3차원 구조를 고안하여 3nm급 트랜지스터를 개발한 것이다.
이것은 기존의 실리콘 반도체 기술의 한계를 한단계 진전시킨 의미 있는 연구 결과이다.
칩의 집적도를 높이기 위한 5nm급 나노소자 구현은 기존의 실리콘 기술이 아닌 탄소나노튜브나 분자소자 등과 같은 신소재를 사용해야 할 것으로 예상되었으나, 본 연구 결과는 실리콘 기술만으로도 5nm급 이하 소자 구현이 가능하고 ‘무어의 법칙’이 향후 20년 이상 계속 유지될 수 있다는 가능성을 제시했다.
현재까지 발표된 세계에서 가장 작은 소자는 2003년 12월 일본 NEC가 국제전자소자회의(IEDM)에서 발표한 ‘표준형 2차원 평면 소자구조를 이용한 4nm 소자’로 알려져 있으나, 이는 누설 전류가 크고 동작 시 충분한 전류를 얻지 못하는 등 만족스러운 소자 특성을 얻지는 못했다.
그러나 공동 개발된 3차원 구조(게이트가 채널의 전면을 감싸고 있는 구조)는 NEC의 4nm 소자에 비해 소자의 크기가 작을 뿐만 아니라 ‘단채널 효과’가 크게 개선된 결과를 얻었다.
이번에 공동 개발된 나노소자는 프로세서나 테라급 DRAM, SRAM, 플래시 메모리 소자로 응용이 가능하며, 휴대인터넷, 동영상 회의, 입는 컴퓨터 등의 차세대 정보처리 기기의 필수부품으로 사용될 것으로 전망되며, 컴퓨터의 두뇌에 해당되는 마이크로프로세서에 이 나노소자를 적용할 경우 처리속도가 100GHz (현재보다 25배 빠름)를 넘을 수 있을 것으로 예상된다.
전체 반도체 시장의 연평균 성장률을 7%로 가정할 경우 그 시장 규모가 2015년에는 480조로 예상되는데, 이 중 공동 개발된 3nm급 3차원 소자가 약 35% 정도를 차지할 것으로 기대된다.
이번 공동 연구개발을 통하여 얻은 차세대 나노 집적회로의 원천기술 및 응용기술은 앞으로도 우리나라가 세계 반도체 시장에서 유리한 입지를 확보하는데 기여할 것으로 평가된다.
이번 연구 성과는 오는 6월 13일 미국 하와이에서 개막되는 권위적인 국제 학술회의인 “초고집적회로 국제학회(Symposium on VLSI Technology)”에서 발표될 예정이다.
앞으로 한국과학기술원과 나노종합팹센터는 공동 프로젝트를 통하여 단위소자뿐만 아니라 3nm FinFET 제작 기술을 응용한 아날로그 및 디지털 RF 회로 등에 접목하는 양산성에 대한 추가적인 연구를 계속 진행할 예정이다.
※ 1테라 NAND 플래시는 엄지 손톱만한 크기의 칩 속에 12,500년분의 신문기사와 50만곡의 MP3 파일, 1,250편의 DVD 영화를 저장할 수 있고, 나노소자 칩을 가로, 세로에 각각 10개씩 배열하여 휴대하면 한 사람이 일생동안 보고 들은 것을 모두 저장할 수 있는 용량
2006.03.17 조회수 19438