%EC%8A%A4%EB%A7%88%ED%8A%B8IT%EC%9C%B5%ED%95%A9%EC%8B%9C%EC%8A%A4%ED%85%9C
-
최양규 교수, 실리콘 반도체보다 5배 빠르고 저렴한 탄소나노튜브 반도체 개발
우리 대학 전기및전자공학부 최양규 교수 연구팀이 국민대학교 최성진 교수와의 공동 연구를 통해 탄소나노튜브를 위로 쌓는 3차원 핀(Fin) 게이트 구조를 이용해 대면적의 탄소나노튜브 반도체를 개발했다.
이동일 연구원이 제 1저자로 참여한 이번 연구는 나노 분야 학술지 ‘에이씨에스 나노(ACS Nano)’ 12월 27일자에 게재됐다. (논문명: Three-Dimensional Fin-Structured Semiconducting Carbon Nanotube Network Transistor)
탄소나노튜브로 제작된 반도체는 실리콘 반도체보다 빠르게 동작하고 저전력이기 때문에 성능이 훨씬 뛰어나다.
그러나 대부분의 전자기기는 실리콘 재질로 만들어진 반도체를 이용한다. 높은 순도와 높은 밀도를 갖는 탄소나노튜브 반도체의 정제가 어렵기 때문이다.
탄소나노튜브의 밀도가 높지 않아 성능에 한계가 있었고 순도가 낮아 넓은 면적의 웨이퍼(판)에 일정한 수율을 갖는 제품을 제작할 수 없었다. 이러한 특성들은 대량 생산을 어렵게 해 상용화를 막는 걸림돌이었다.
연구팀은 문제 해결을 위해 3차원 핀 게이트를 이용해 탄소나노튜브를 위로 증착하는 방식을 사용했다. 이를 통해 50나노미터 이하의 폭에서도 높은 전류 밀도를 갖는 반도체를 개발했다.
3차원 핀 구조는 1마이크로미터 당 600개의 탄소나노튜브 증착이 가능해 약 30개 정도만을 증착할 수 있는 2차원 구조에 비해 20배 이상의 탄소나노튜브를 쌓을 수 있다.
그리고 연구팀은 이전 연구를 통해 개발된 99.9% 이상의 높은 순도를 갖는 반도체성 탄소나노튜브를 이용해 고수율의 반도체를 확보했다.
연구팀의 반도체는 50나노미터 이하의 폭에서도 높은 전류밀도를 갖는다. 실리콘 기반의 반도체보다 5배 이상 빠르면서 5배 낮은 소비 전력으로 동작 가능할 것으로 예상된다.
또한 기존의 실리콘 기반 반도체에 쓰이는 공정 장비로도 제작 및 호환이 가능해 별도의 비용이 발생하지 않는다.
제 1저자인 이동일 연구원은 “차세대 반도체로서 탄소나노튜브 반도체의 성능 개선과 더불어 실효성 또한 높아질 것이다”며 “실리콘 기반 반도체를 10년 내로 대체하길 기대한다”고 말했다.
이번 연구는 미래창조과학부 글로벌프론티어사업 스마트IT융합시스템 연구단과 미래유망융합파이오니아 사업의 씨모스 THz 기술 융합 연구단의 지원을 받아 수행됐다.
□ 그림 설명
그림1. 3차원 구조의 탄소나노튜브 전자소자의 모식도 및 실제 SEM 이미지
그림2. 개발된 8인치 기반의 대면적 3차원 탄소나노튜브 트랜지스터 전자 소자의 사진 및 단면을 관찰한 투과 전자 현미경 사진
2017.01.04 조회수 15091 -
최양규 교수, 5단 나노선 통한 D램-플래시 융‧복합메모리 개발
우리 대학 전기 및 전자공학부 최양규 교수와 이병현 박사과정이 나노선의 5단 수직 적층 기술을 통해 D램과 플래시 메모리 동작이 동시에 가능한 융합메모리 반도체 소자를 개발했다.
이번 연구 결과는 나노 분야 학술지 ‘나노 레터스(Nano Letters)’ 8월 31일자 온라인 판에 게재됐다.
메모리 반도체는 정보화 기술 사회의 핵심 기기로서 국내 반도체 산업의 주력 제품이다. 메모리 반도체 분야는 크게 D램과 플래시 메모리로 양분되는데 이는 각 메모리가 가진 고유 특성 때문이다.
D램은 빠른 동작속도를 자랑하지만 휘발성 메모리이기 때문에 안정적 정보 저장을 위해 전력이 많이 소모된다. 반면 플래시 메모리는 D램에 비해 느린 동작속도가 문제점으로 지적된다.
연구팀은 D램과 플래시 메모리 기능이 하나의 트랜지스터 안에서 동시에 동작하는 전면-게이트 실리콘 나노선 구조 기반의 융합 메모리 소자를 제안했다.
그러나 이 구조는 트랜지스터의 소형화에 따른 나노선 면적 감소로 인해 동작 전류도 같이 감소됐고 이는 메모리 소자 성능의 저하로 이어졌다.
문제 해결을 위해 연구팀은 전면-게이트 실리콘 나노선을 수직으로 5단까지 쌓았다. 이러한 5단 수직 집적 실리콘 나노선 채널을 보유한 융합 메모리소자는 단일 나노선 기반의 메모리 소자와 대비해 5배의 향상된 성능을 보였다.
이 연구를 통해 시스템 레벨에서 칩 사이즈의 소형화 및 전력 효율의 개선, 패키징 공정 단순화를 통한 제작비용 절감 등이 가능하다. 시스템 안에서 칩 간의 간섭효과를 줄여줌으로써 시스템 전체 속도 향상에도 기여가 가능해 융합 메모리의 실효성이 높아질 것으로 기대된다.
또한 수직 집적 나노선 구조는 말 그대로 위쪽으로 채널이 쌓여있기 때문에 단일 구조와 달리 면적이 증가되지 않아 집적도 향상에도 기여할 수 있다.
이러한 수직 집적은 지난 해 최양규 교수 연구팀에서 개발된 일괄 플라즈마 건식 식각 공정을 통해 이뤄졌다. 이병현 연구원은 이 기술을 통해 작년 비 메모리 반도체 소자 개발에 성공했고, 이번 연구를 통해 고성능 융합 메모리 소자를 개발했다.
최양규 교수는 “이번 연구를 통한 메모리 반도체의 제작 공정과 성능의 개선 및 높은 실효성이 기대된다”며 “궁극적으로는 메모리 반도체의 소형화를 계속 이어나갈 것으로 예상한다”고 말했다.
이병현 연구원은 “나노종합기술원의 강민호 박사를 포함한 관련 엔지니어들의 적극적 기술 지원이 큰 도움이 됐다”고 말했다.
이번 연구는 미래창조과학부 글로벌프론티어사업 스마트IT융합시스템 연구단과 미래유망융합파이오니아 사업의 씨모스(CMOS) THz 기술 융합 연구단의 지원을 받아 수행됐다.
□ 그림 설명
그림1. 전자 현미경 사진 및 투과 전자 현미경 사진
그림2. 고성능 융합메모리에 대한 요약 모식도
2016.09.21 조회수 11496 -
5단 수직 적층 반도체 트랜지스터 개발
우리 대학 전기 및 전자공학부 이병현 연구원(지도교수 최양규)과 나노종합기술원(원장 이재영) 강민호 박사가 실리콘 기반의 5단 수직 적층 반도체 트랜지스터를 개발했다.
그리고 반도체 트랜지스터를 이용한 비휘발성 메모리 개발에 성공했다.
이번 연구는 나노 분야 학술지 ‘나노 레터스(Nano letters)’ 11월 6일자 온라인판에 게재됐다.
반도체 트랜지스터 분야는 모든 전자기기의 핵심 구성요소로 국내 산업과 경제 발전에 큰 영향을 끼쳤다.
세계적 추세에 따라 치열한 소형화를 통해 생산성과 성능의 향상을 거듭했으나 최근 10나노미터 시대에 접어들며 제작 공정의 한계 및 누설전류로 인한 전력소모 문제가 커지고 있다.
학계 및 산업계는 문제 해결을 위해 전면-게이트 실리콘 나노선 구조를 개발했다. 이는 누설전류 제어에 가장 효과적인 구조로 저전력 트랜지스터 개발에 이용됐다. 그러나 이 역시 소형화에 따른 나노선 면적 감소로 성능 저하의 한계가 있었다.
연구팀은 전면-게이트 실리콘 나노선을 수직으로 5단으로 쌓아 문제를 해결했다. 이 5단 적층 실리콘 나노선 채널을 보유한 반도체 트랜지스터는 단일 나노선 기반의 트랜지스터보다 5배의 향상된 성능을 보였다.
또한 수직 적층 나노선 구조는 말 그대로 위로 쌓기 때문에 단일 구조와 달리 면적이 증가되지 않아 집적도 향상에도 기여할 수 있다.
나노선 수직 적층은 개발된 ‘일괄 플라즈마 건식 식각 공정’ 방식을 통해 이뤄졌다. 이 공정은 고분자 중합체를 이용해 패턴이 형성될 영역에 미리 보호막을 친 뒤 등방성 건식 식각을 통해 나노선 구조를 형성하는 기술이다. 수직 적층 나노선 구조는 이 기술의 연속 작용을 통해 확보한 결과물이다.
이 기술은 지속적 소형화로 인해 기술적 한계에 부딪힌 반도체 트랜지스터 분야에 새로운 돌파구를 제시할 것으로 기대된다.
관련 연구가 이전부터 진행됐지만 더 간단한 공정기술을 이용해 가장 많은 나노선 채널의 적층에 성공했기 때문에 비용절감 및 제작 시간 단축, 반도체 트랜지스터의 성능 향상으로 인한 상용화 등에 크게 기여할 것으로 예상된다.
연구팀은 건식 식각 공정 기술이 기존 방법보다 간단하고 안정적으로 수직 적층 실리콘나노선 구조 제작을 가능하게 함으로써 고성능 트랜지스터 개발에 응용 가능할 것이라고 밝혔다.
이병현 연구원과 강민호 박사는 “이번 기술 개발은 미래창조 국가 나노기술 인프라 기관 나노종합기술원의 훌륭한 반도체 연구 기반과 김진수 부장 포함 관련 연구진들의 우수한 공정 능력이 뒷받침돼 가능했다”고 소감을 말했다.
이번 연구는 글로벌프론티어사업 스마트IT융합시스템 연구단의 지원을 받아 수행됐다.
연구를 주도한 이병현 연구원은 우리 대학 최양규 교수 지도하에 박사과정을 수행 중이며, 삼성전자 메모리 사업부의 책임 연구원으로 재직 중이다.
□ 그림 설명
그림1. 일괄 플라즈마 건식 식각 공정 과정의 모식도.
그림2. 서로 다른 방향에서 단면을 관찰한 주사 전자 현미경 사진 및 투과 전자 현미경 사진
2015.11.24 조회수 12775