%EC%8B%AC%ED%8F%AC%EC%A7%80%EC%97%84
-
박종세 교수팀, 2024 IISWC 다수 상 동시 석권
우리 대학 전산학부 박종세 교수 연구팀이 지난 9월 15일부터 9월 17일까지 캐나다 밴쿠버에서 열린 ‘2024 IEEE 국제 워크로드 특성화 심포지엄(IEEE International Symposium on Workload Characterization, 이하 IISWC 2024)’에서 최우수 논문상(Best Paper Award)과 최우수 연구 기록물 상(Distinguished Artifact Award)’을 동시에 수상했다고 26일 밝혔다.
박 교수 연구팀은 ‘초거대 언어모델 추론 서비스 제공을 위한 HW/SW 공동 시뮬레이션 인프라(LLMServingSim: A HW/SW Co-Simulation Infrastructure for LLM Inference Serving at Scale)’ 논문으로 두 상을 동시에 수상했다.
IISWC는 컴퓨터 시스템 워크로드 특성화 분야에서 권위를 자랑하는 국제 학회이며, 개최시마다 최우수 논문상과 최우수 연구 기록물 상을 하나씩 수여하는데 올해에는 박 교수팀의 논문이 두 상을 모두 단독으로 수상했다.
이번 수상 연구는 대규모 거대언어모델(LLM) 추론 서비스를 위한 하드웨어와 소프트웨어 통합 시뮬레이션 인프라를 최초 개발한 점, 향후 LLM 추론 연구의 지속적인 발전을 위해 오픈소스로 공개한 코드의 완성도와 사용자 편의성 측면에서 높은 평가를 받았다.
이번 연구에서 연구팀은 챗GPT와 같은 LLM 추론 서비스를 실행하는 대규모 시스템을 여러 가지 하드웨어와 소프트웨어를 추가해 시뮬레이션할 수 있는 시뮬레이션 인프라를 제안했다.
이를 통해 GPU(그래픽처리장치), NPU(신경망처리장치)와 PIM(지능형메모리반도체)과 같은 다양한 하드웨어뿐만 아니라 반복 수준 스케쥴링, KV 캐시 페이징과 같은 초거대 언어모델 추론을 위한 소프트웨어적 요소를 모두 함께 시뮬레이션할 수 있었다.
이번 연구는 KAIST 전산학부 박종세 교수팀의 조재홍, 김민수, 최현민, 허구슬 학생들이 주도했다.
상을 받은 KAIST 전산학부 박종세 교수는 “이번 연구를 통해, LLM 클라우드 상에서 다양한 AI 반도체와 시스템 소프트웨어의 성능을 종합적으로 평가해 볼 수 있는 오픈소스 도구(Tool)을 공개할 수 있게 되어 기쁘고, 앞으로도 생성형 AI를 위한 클라우드 시스템 연구를 지속해 나갈 것이다”라고 소감을 전했다.
이번 연구 결과는, 챗GPT와 같이 LLM을 활용하는 단순한 챗봇 AI를 넘어, 생성형 AI(Generative AI)로 대표되는 미래 AI 산업에서 이종 AI 반도체 기반 클라우드 시스템을 구축하는 등 다양한 분야에 활용될 수 있을 것으로 기대된다.
한편 이번 연구는 한국연구재단 우수신진연구자지원사업, 정보통신기획평가원(IITP), 인공지능반도체대학원지원사업, 및 하이퍼엑셀의 지원을 받아 수행됐다.
2024.10.11 조회수 1356 -
고성능 조립형 SSD 시스템반도체 최초 개발
최근 인공지능을 훈련하기 위해 더 많은 데이터가 필요해지면서 그 중요성은 더욱 증가하고 있으며, 이에 데이터 센터 및 클라우드 서비스를 위한 주요 저장장치인 고성능 SSD(Solid State Drive, 반도체 기억소자를 사용하는 저장장치) 제품의 필요성이 높아지고 있다. 하지만, 고성능 SSD 제품일수록 SSD 내부의 구성요소들이 서로의 성능에 크게 영향을 미치는 상호-결합형(tightly-coupled) 구조의 한계에 부딪혀 성능을 극대화하기 어려웠다.
우리 대학 전기및전자공학부 김동준 교수 연구팀이 고성능 조립형 SSD 시스템 개발을 통해 차세대 SSD의 읽기/쓰기 성능을 비약적으로 높일 뿐 아니라 SSD 수명연장에도 적용 가능한 SSD 시스템 반도체 구조를 세계 최초로 개발했다고 15일 밝혔다.
김동준 교수 연구팀은 기존 SSD 설계가 갖는 상호-결합형 구조의 한계를 밝히고, CPU, GPU 등의 비메모리 시스템 반도체 설계에서 주로 활용되는 칩 내부에서 패킷-기반 데이터를 자유롭게 전송하는 온-칩 네트워크 기술을 바탕으로 SSD 내부에 플래시 메모리 전용 온-칩 네트워크를 구성함으로써 성능을 극대화하는 상호-분리형(de-coupled) 구조를 제안했으며, 이를 통해 SSD의 프론트-엔드 설계와 백-엔드 설계의 상호 의존도를 줄여 독립적으로 설계하고 조립 가능한 ‘조립형 SSD’를 개발했다.
※온-칩 네트워크(on-chip network): CPU/GPU등의 시스템 반도체 설계에 쓰이는 칩 내부의 요소에 대한 패킷-기반 연결구조를 말한다. 온-칩 네트워크는 고성능 시스템 반도체를 위한 필수적인 설계 요소중 하나로서 반도체칩의 규모가 증가할수록 더욱 중요해지는 특징이 있다.
김동준 교수팀이 개발한 조립형 SSD 시스템 구조는 내부 구성요소 중 SSD 컨트롤러 내부, 플래시 메모리 인터페이스를 기점으로 CPU에 가까운 부분을 프론트-엔드(front-end), 플래시 메모리에 가까운 부분을 백-엔드(back-end)로 구분하고, 백-엔드의 플래시 컨트롤러 사이 간 데이터 이동이 가능한 플래시 메모리 전용 온-칩 네트워크를 새롭게 구성해, 성능 감소를 최소화하는 상호-분리형 구조를 제안했다.
SSD를 구동하는 핵심 요소인 플래시 변환 계층의 일부 기능을 하드웨어로 가속하여 플래시 메모리가 갖는 한계를 능동적으로 극복할 수 있는 계기를 마련하였고 상호-분리형 구조는 플래시 변환 계층이 특정 플래시 메모리의 특성에 국한되지 않고, 프론트-엔드 설계와 백-엔드 설계를 독립적으로 수행하는 설계의 용이성을 가지는 점이 ‘조립형’ SSD 구조의 장점이라고 밝혔다. 이를 통해, 기존 시스템 대비 응답시간을 31배 줄일 수 있었고 SSD 불량 블록 관리기법에도 적용해 약 23%의 SSD 수명을 연장할 수 있다고 연구팀 관계자는 설명했다.
전기및전자공학부 김지호 박사과정이 제1 저자, 전기및전자공학부 정명수 교수가 공동 저자로 참여한 이번 연구는 미국 플로리다주 올랜도에서 열리는 컴퓨터 구조 분야 최우수 국제 학술대회인 `제50회 국제 컴퓨터 구조 심포지엄(50th IEEE/ACM International Symposium on Computer Architecture, ISCA 2023)'에서 6월 19일 발표될 예정이다. (논문명: Decoupled SSD: Rethinking SSD Architecture through Network-based Flash Controllers).
연구를 주도한 김동준 교수는 “이번 연구는 기존의 SSD가 가지는 구조적 한계를 규명했다는 점과 CPU와 같은 시스템 메모리 반도체 중심의 온-칩 네트워크 기술을 적용해 하드웨어가 능동적으로 필요한 일을 수행할 수 있다는 점에서 의의가 있으며 차세대 고성능 SSD 시장에 기여할 것으로 보인다”며, “상호-분리형 구조는 수명연장을 위해서도 능동적으로 동작하는 SSD 구조로써 그 가치가 성능에만 국한되지 않아 다양한 쓰임새를 가진다며”연구의 의의를 설명했다.
이번 연구는 컴퓨터 시스템 저장장치 분야의 저명한 연구자인 KAIST 정명수 교수와 컴퓨터 구조 및 인터커넥션 네트워크(Interconnection Network) 분야의 권위자인 김동준 교수, 두 세계적인 연구자의 융합연구를 통해 이루어낸 연구라는 의미가 있다고 관계자는 설명했다.
한편 이번 연구는 한국연구재단, 삼성전자, 반도체설계교육센터(IDEC), 정보통신기획평가원 차세대지능형반도체기술개발사업의 지원을 받아 수행됐다.
2023.06.15 조회수 4651 -
무한대 화소 수준의 초고해상도 AR/VR 디스플레이 기술 개발
우리 대학 전기및전자공학부 김상현 교수 연구팀이 *모놀리식 3차원 집적의 장점을 활용한 1,600PPI*에 상응하는 마이크로LED 디스플레이를 구현하는 데 성공했다고 29일 밝혔다. 1,600 PPI는 초고해상도 증강현실(AR)/가상현실(VR) 디스플레이에 적용 가능한 해상도로써 2020년 출시된 오큘러스(Oculus) 社(現 메타(Meta))의 메타 퀘스트 2(Meta quest 2, 442 PPI)의 3.6배에 해당하는 디스플레이 해상도다.
☞ 모놀리식 3차원 집적: 하부 소자 공정 후, 상부의 박막층을 형성하고 상부 소자 공정을 순차적으로 진행함으로써 상하부 소자 간의 정렬도를 극대화할 수 있는 기술로 궁극적 3차원 집적 기술로 불린다.
☞ PPI: Pixel per Inch. 디스플레이에서 1인치에 포함되는 픽셀의 갯수
전기및전자공학부 박주혁 박사과정과 금대명 박사가 제1 저자로 주도하고 백우진 박사과정과 대만의 제스퍼 디스플레이(Jasper Display)의 존슨 쉬(Johnson Shieh) 박사와 협업으로 진행한 이번 연구는 반도체 올림픽이라 불리는 하와이 호놀롤루에서 열린 `VLSI 기술 & 회로 심포지엄 (2022 IEEE Symposium on VLSI Technology & Circuits)'에서 지난 6월 16일에 발표됐다. (논문명 : Monolithic 3D sequential integration realizing 1600-PPI red micro-LED display on Si CMOS driver IC)
VLSI 기술 심포지엄은 국제전자소자학회(International Electron Device Meetings, IEDM)와 더불어 대학 논문의 채택 비율이 25%가 되지 않는 저명한 반도체 소자 분야 최고 권위 학회다.
최근 디스플레이 분야는 각종 TV, 모니터 및 모바일 기기뿐만 아니라 스마트 워치, 스마트 글라스 등의 웨어러블 디바이스까지 그 응용처가 크게 확장됐다. 이처럼 디스플레이의 활용이 점차 다양화되고 고도화됨에 따라 요구되는 픽셀의 크기가 점점 작아지고 있는데, 특히 증강현실(AR)/가상현실(VR) 스마트 글라스 등과 같이 사람의 눈과 매우 가까운 거리를 유지하는 디스플레이의 경우 *픽셀화가 없는 완벽한 이미지의 구현을 위해서는 4K 이상의 고해상도가 요구된다.
☞ 픽셀화(Pixelation): 컴퓨터 그래픽에서 비트맵을 구성하는 작은 단색 정사각형 디스플레이 요소인 개별 픽셀이 보이는 현상.
앞서 언급한 초고해상도 디스플레이를 구현하기 위한 차세대 디스플레이 소자로서 무기물 기반의 인듐갈륨나이트라이드/갈륨나이트라이드(InGaN/GaN), 혹은 알루미늄 갈륨 인듐 인화물/갈륨 인듐 인화물(AlGaInP/GaInP)로 대표되는 3-5(III-V)족 화합물 반도체를 활용한 마이크로 LED 소자가 핵심 소재 및 부품으로써 주목받고 있다. 마이크로 LED는 현재 TV, 모바일 기기에 많이 사용되고 있는 OLED, LCD 디스플레이에 비해 높은 휘도와 명암비, 긴 픽셀 수명 등의 장점이 있어 차세대 디스플레이 소자로서 장점이 뚜렷하다.
☞ III-V 화합물 반도체: 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체로 전하 수송 특성 및 광 특성이 매우 우수한 소재.
하지만 무기물 기반 마이크로 LED를 활용해 디스플레이를 제작하기 위해서는 적색, 청색, 녹색의 각 색상의 픽셀을 각각의 기판에서 분리해 디스플레이 패널로 옮기는 패키징 작업이 필수적이다.
기존에 사용돼온 픽앤플레이스(Pick-and-place) 방법은 각각의 픽셀을 일일이 기계적으로 옮겨서 디스플레이 패널에 결합하는 방법으로 픽셀의 크기가 수십 마이크로미터 미만 수준으로 작아지게 되면 기계적인 정렬 정밀도가 저하되고 전사 수율이 감소해 초고해상도 디스플레이에는 적용이 어려울 것이라는 평가를 받고 있다.
연구팀은 이러한 문제의 해결을 위해 디스플레이 구동용 규소 상보적 금속산화물 반도체(이하 Si CMOS) 회로 기판 위에 적색 발광용 LED를 모놀리식 3차원 집적하는 방식을 적용했다. 위 방식은 Si CMOS 회로 위에 마이크로 LED 필름층을 먼저 웨이퍼 본딩을 통해 전사한 뒤, 포토리소그래피 공정으로 픽셀을 구현하는 방법으로, 기계적 픽셀 전사 공정이 제외된다. 이후 연구팀은 Si CMOS 회로상에서 상단에서 하단 방향으로(Top-down) 연속적인 반도체 공정 과정을 통해 고해상도 디스플레이 데모에 성공했다.
이 과정에서 연구팀은 조명용으로 활용돼왔던 무기물 기반 LED 반도체가 아닌 디스플레이용 LED 반도체층을 설계해 발광을 위한 활성층의 두께를 기존의 1/3로 감소시켜, 픽셀 형성에 필요한 식각 공정의 난도를 크게 낮추어 이번 연구성과를 얻어냈다.
또한, 연구팀은 하부 디스플레이 구동 회로의 성능 저하 방지를 위해 350oC 이하에서 상부 III-V 소자를 집적하는 웨이퍼 본딩 등의 초저온 공정을 활용해 상부 소자 집적 후에도 하부 드라이버 IC(Driver IC)의 성능을 그대로 유지할 수 있었다.
이번 연구 결과는 적색 마이크로 LED를 3차원 적층 방식으로 집적해 세계적인 수준의 해상도인 1,600 PPI 구현에 성공한 연구로서 연구에서 활용된 모놀리식 3차원 집적에 관한 연구 결과는 차세대 초고해상도 디스플레이 구현을 위한 좋은 가이드가 될 것으로 예상된다.
김상현 교수는 "향후 유사 공정을 확대 적용해 적색, 녹색, 청색이 모두 포함된 풀 컬러 디스플레이 제작도 가능할 것으로 생각한다ˮ라고 말했다.
한편 이번 연구는 삼성 미래기술육성센터의 지원을 받아 수행했다.
2022.07.29 조회수 7472 -
양자컴퓨팅 한계를 극복하는 3차원 반도체 제어/해독 소자 집적 기술 개발
우리 대학 전기및전자공학부 김상현 교수 연구팀이 *모놀리식 3차원 집적의 장점을 활용해 기존 양자 컴퓨팅 시스템의 대규모 큐비트 구현의 한계를 극복하는 3차원 집적된 화합물 반도체 해독 소자 집적 기술을 개발했다고 24일 밝혔다. ‘모놀리식 3차원 집적 초고속 소자’ 연구 (2021년 VLSI 발표, 2021년 IEDM 발표, 2022년 ACS Nano 게재)를 활발하게 진행해 온 연구팀은 양자컴퓨터 판독/해독 소자를 3차원으로 집적할 수 있음을 처음으로 보였다.
☞ 모놀리식 3차원 집적: 반도체 하부 소자 공정 후, 상부의 박막층을 형성하고 상부 소자 공정을 순차적으로 진행함으로써 상하부 소자 간의 정렬도를 극대화할 수 있는 기술로 궁극적 3차원 반도체 집적 기술로 불린다.
우리 대학 전기및전자공학부 김상현 교수 연구팀의 정재용 박사과정이 제1 저자로 주도하고 한국나노기술원 김종민 박사, 한국기초과학지원연구원 박승영 박사 연구팀과의 협업으로 진행한 이번 연구는 반도체 올림픽이라 불리는 ‘VLSI 기술 심포지엄(Symposium on VLSI Technology)’에서 발표됐다. (논문명 : 3D stackable cryogenic InGaAs HEMTs for heterogeneous and monolithic 3D integrated highly scalable quantum computing system).
VLSI 기술 심포지엄은 국제전자소자학회(International Electron Device Meetings, IEDM)와 더불어 대학 논문의 채택 비율이 25%가 되지 않는 저명한 반도체 소자 분야 최고 권위 학회다.
양자컴퓨터는 큐비트 하나에 0과 1을 동시에 담아 여러 연산을 한 번에 처리할 수 있는 차세대 컴퓨터로, 최근에 IBM과 구글 등의 글로벌 기업이 양자 컴퓨터 제작에 성공하면서 양자 컴퓨터가 차세대 컴퓨터로 주목받고 있다.
기존 컴퓨터의 정보 단위인 `비트'의 경우 1 비트당 1개의 값만 가지는 것에 반해, 양자 컴퓨터의 정보 단위인 `큐비트'는 1 큐비트가 0과 1의 상태를 동시에 가진다. 따라서 비트에 비해 큐비트는 2배 빠른 계산이 가능하고, 2큐비트, 4큐비트, 8큐비트로 큐비트 수가 선형적으로 커질수록 처리 계산 속도는 4배, 8배, 16배로 지수적으로 증가한다. 따라서 많은 수의 큐비트를 활용한 대규모 양자컴퓨터 개발이 매우 중요하다. IBM에서는 큐비트 수를 127개로 늘린 `이글'을 작년에 발표했고, IBM 로드맵에 따르면 오는 2025년까지 4,000큐비트, 10년 이내에 10,000큐비트 이상을 탑재한 대규모 양자컴퓨터 개발을 목표로 하고 있다.
특히 큐비트의 수가 많은 대규모 양자컴퓨터 개발을 위해서는 큐비트를 제어/해독하는 소자에 대한 개발이 필수적이다. 기존 컴퓨터와 다르게 양자컴퓨터는 통상 –273 oC 내외의 극저온에서 동작하는 큐비트 하나당 최소 하나의 제어와 해독 연결이 필요하다. 현재는 큐비트 수가 많지 않아 극저온에서 동작하는 큐비트와 상온의 측정 장비를 긴 동축케이블로 연결해 제어/해독하는 방식을 사용하고 있다.
하지만 수천 혹은 수만 개 이상의 큐비트를 활용하는 대규모 양자 컴퓨팅에서 이러한 방식을 활용하면 양자 컴퓨터 크기가 매우 커지고 긴 연결 거리로 인해 신호 손실도 커 대규모 양자컴퓨터 구현이 매우 어려워진다. 따라서 큐비트를 제어/해독에 활용할 수 있는 저전력, 저잡음, 초고속 특성의 극저온 소자를 큐비트와 일대일로 연결할 수 있는 시스템 구성이 매우 중요하다.
연구팀은 이러한 문제 해결을 위해 큐비트 회로 위에 저전력, 저잡음 초고속 특성이 매우 뛰어난 *III-V 화합물 반도체 *고전자 이동 트랜지스터(HEMT)를 3차원으로 집적해 수천 혹은 수만 개의 큐비트에 아주 짧은 거리에서 일대일로 연결 가능한 구조를 제시했다.
☞ III-V 화합물 반도체: 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체로 전하 수송 특성 및 광 특성이 매우 우수한 소재.
☞ HEMT: High-Electron Mobility Transistor
연구팀은 250oC 이하에서 상부 제어/해독 소자를 집적하는 웨이퍼 본딩 등의 초저온 공정을 활용해 이후 하부 큐비트 회로의 성능 저하 없이 3차원 집적을 할 수 있도록 했다.
연구진은 이러한 3차원 집적 형태의 제어/해독 소자를 최초로 제시 및 구현했을 뿐만 아니라 소자의 성능 면에서도 극저온에서 세계 최고 수준의 차단주파수 특성을 달성했다.
김상현 교수는 "이번 기술은 향후 대규모 양자컴퓨터의 제어/판독 회로에 응용이 가능할 것으로 생각한다ˮ라며 "모놀리식 3차원 초고속 소자의 경우 양자컴퓨터뿐만이 아니라 6G 무선통신 등 다양한 분야에서 응용할 수 있어 그 확장성이 매우 큰 기술이며 앞으로도 다양한 분야에서 활용할 수 있도록 후속 연구에 힘쓰겠다ˮ라고 말했다.
한편 이번 연구는 한국연구재단 지능형반도체기술개발사업, 경기도 시스템반도체 국산화 연구지원 사업, 한국기초과학지원연구원 분석과학연구장비개발사업(BIG사업) 등의 지원을 받아 수행됐다.
2022.06.24 조회수 7533 -
3차원 적층형 화합물 반도체 소자 제작 성공
우리 대학 전기및전자공학부 김상현 교수 연구팀이 *모놀리식 3차원 집적의 장점을 극대화해 기존의 통신 소자의 단점을 극복하는 화합물 반도체 소자 집적 기술을 개발했다고 14일 밝혔다.
☞ 모놀리식 3차원 집적: 하부 소자 공정 후, 상부의 박막층을 형성하고 상부 소자 공정을 순차적으로 진행함으로써 상하부 소자 간의 정렬도를 극대화할 수 있는 기술로 궁극적 3차원 집적 기술로 불린다.
우리 대학 전기및전자공학부 정재용 박사과정이 제1 저자로 주도하고 한국나노기술원 김종민 박사, 광주과학기술원 장재형 교수 연구팀과의 협업으로 진행한 이번 연구는 반도체 올림픽이라 불리는 ‘VLSI 기술 심포지엄(Symposium on VLSI Technology)’에서 발표됐다. (논문명 : High-performance InGaAs-On-Insulator HEMTs on Si CMOS for Substrate Coupling Noise-free Monolithic 3D Mixed-Signal IC).
VLSI 기술 심포지엄은 국제전자소자학회(International Electron Device Meetings, IEDM)와 더불어 대학 논문의 채택비율이 25%가 되지 않는 저명한 반도체 소자 분야 최고 권위 학회다.
반도체 소자는 4차 산업 혁명의 특징인 초연결성 구현을 위한 핵심 통신 소재 및 부품으로서 주목받고 있다.
특히 통신 신호, 양자 신호는 아날로그 형태의 신호이고 신호전달 과정에서 신호의 크기가 약해지거나 잡음이 생겨 신호의 왜곡이 생기기도 한다. 따라서 이러한 신호를 주고받을 때 고속으로 신호의 증폭이 필요한데 이러한 증폭 소자에서는 초고속, 고출력, 저전력, 저잡음 등의 특성이 매우 중요하다. 또한 통신 기술이 발전함에 따라 이를 구성하는 시스템은 점점 더 복잡해져 고집적 소자 제작기술이 매우 중요하다.
통신 소자는 통상적으로 두 가지 방식으로 구현된다. 실리콘(Si)을 사용해 집적도 높은 Si CMOS를 이용해 증폭 소자를 구현하는 방법과 *III-V 화합물 반도체를 증폭 소자로 제작하고 기타 소자들을 Si CMOS로 제작해 패키징 하는 방식이 있다. 그러나 각각의 방식은 단점이 존재한다. 기존의 실리콘(Si) 기술은 물성적 한계로 인해 차단주파수 특성 등 통신 소자에 중요한 소자 성능 향상이 어려우며 기판 커플링 잡음 등 복잡한 신호 간섭에 의한 잡음 증가 문제가 존재한다. 반면, III-V 화합물 반도체 기술은 소자 자체의 잡음 특성은 우수하지만 다른 부품과의 집적/패키징 공정이 복잡하고 이러한 패키징 공정으로 인해 신호의 손실이 발생하는 문제가 존재한다.
☞ III-V 화합물 반도체: 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체로 전하 수송 특성 및 광 특성이 매우 우수한 소재
연구팀은 이러한 문제 해결을 위해 증폭 소자 이외의 소자 및 디지털 회로에서 좋은 성능을 낼 수 있는 Si CMOS 기판 위에 아날로그 신호 증폭 성능이 매우 우수한 III-V 화합물 반도체 *HEMT를 3차원 집적해 Si CMOS와 III-V HEMT의 장점을 극대화하는 공정 및 소자 구조를 제시했다. 3층으로 소자를 쌓아나감으로써 같은 기판 위에 집적할 수 있는 방식이다. 이와 동시에 기판 신호 간섭에 의한 잡음을 제거할 수 있음을 증명했다.
☞ HEMT: High-Electron Mobility Transistor
연구팀은 하부 Si CMOS의 성능 저하 방지를 위해 300oC 이하에서 상부 III-V 소자를 집적하는 웨이퍼 본딩 등의 초저온 공정을 활용해 상부 소자 집적 후에도 하부 Si CMOS의 성능을 그대로 유지할 수 있었다.
또한 고성능 상부 III-V 소자 제작을 위해서 InGaAs/InAs/InGaAs의 양자우물 구조를 도입해 높은 전자 수송 특성을 실현했으며 100 나노미터(nm) 노드 공정 수준으로도 세계 최고 수준의 차단 주파수 특성을 달성했다. 이는 10 나노미터(nm) 이하 급의 최첨단 공정을 사용하지 않고도 그 이상의 우수한 성능을 낼 수 있는 융합 기술로 향후 기존과 다른 형태의 파운드리 비즈니스 방식의 도입 가능성을 증명했다고 할 수 있다.
더불어 연구진은 이러한 3차원 집적 형태로 소자를 제작함으로써 기존에 SI CMOS에서 존재하는 기판 간섭에 의한 잡음을 해결할 수 있음을 실험을 통해 최초로 증명했다.
김상현 교수는 “디지털 회로 및 다양한 수동소자 제작에 최적화된 Si CMOS 기판 위에 증폭기 등의 능동소자 특성이 현존하는 어떤 물질보다 우수한 III-V 화합물 반도체 소자를 동시 집적할 가능성을 최초로 입증한 연구로, 향후 통신 소자 등에 응용이 가능할 것으로 생각한다”라며 “이번 기술은 향후 양자 큐빗의 해독 회로에도 응용할 수 있어 그 확장성이 매우 큰 기술이다. 다양한 분야에서 활용할 수 있도록 후속 연구에 힘쓰겠다”라고 말했다.
한편 이번 연구는 한국연구재단 지능형반도체기술개발사업, 경기도 시스템반도체 국산화 연구지원 사업 등의 지원을 받아 수행됐다.
2021.06.14 조회수 52098