%ed%8a%b8%eb%9e%9c%ec%a7%80%ec%8a%a4%ed%84%b0
-
데이터 속도 맞춰 스스로 반응하는 '카멜레온 AI 반도체' 개발
AI 반도체도 이제‘눈치'를 본다. 기존 AI 반도체는 입력 신호에 반응하는 속도와 정보를 기억하는 시간이 한 번 정해지면 바꿀 수 없는‘고정된 반응 특성'을 가졌지만, 이제는 데이터의 변화 속도에 맞춰 스스로 반응하는 시대가 열렸다. 우리 대학 연구진은 이 기술로 시간에 따라 변하는 데이터의 예측 오류를 기존보다 최대 40배 줄였다. 자율주행차와 로봇, 웨어러블 기기의 실시간 AI 성능을 높일 핵심 원천기술로 기대된다.
우리 대학은 전기및전자공학부·반도체공학대학원 최신현 석좌교수 연구팀이 입력되는 데이터의 변화 속도에 따라 반응 특성을 자유롭게 바꿀 수 있는 새로운 AI 반도체 소자‘프로그래머블 동적 멤트랜지스터(Programmable Dynamic Memtransistor, PDM)'와 이를 집적한 어레이를 개발했다고 7일 밝혔다.
멤트랜지스터(Memtransistor)는 정보를 저장하는 메모리(Memory)와 계산을 수행하는 트랜지스터(Transistor)의 기능을 하나로 결합한 차세대 반도체 소자다. 데이터를 계산하면서도 이전 정보를 기억할 수 있어 입력되는 데이터에 맞춰 반응 속도를 조절할 수 있는 것이 특징이다.
현실 세계의 데이터는 모두 같은 속도로 변하지 않는다. 심장 박동이나 음성처럼 매우 빠르게 변하는 정보가 있는가 하면, 날씨나 공장 설비 상태처럼 천천히 변하는 정보도 있다. 하지만 기존 AI 반도체는 입력 신호에 반응하는 속도와 그 상태를 유지하는 시간(시간 응답 특성)이 고정돼 있어, 서로 다른 속도의 데이터를 동시에 효율적으로 처리하는 데 한계가 있었다.
연구팀은 이러한 문제를 해결하기 위해 전기적 정보를 저장하는 층(전하 저장층)과 전자를 저장해 반도체의 반응 속도를 조절하는 층(전자 포획층)을 하나의 트랜지스터 안에 결합한 새로운 구조를 개발했다.
PDM은 데이터가 입력되면 전하 저장층에서 정보를 처리하고, 전자 포획층이 반도체가 원래 상태로 돌아가는 속도를 조절한다. 마치 운전자가 고속도로에서는 속도를 높이고 골목길에서는 속도를 줄이듯, 반도체도 데이터의 변화 속도에 맞춰 가장 적합한 반응 속도를 스스로 선택한다.
실험 결과 연구팀은 반도체가 입력 신호에 반응한 뒤 원래 상태로 돌아오는 시간을 약 5배 범위에서 조절했으며, 빠르게 반복되는 신호를 처리하는 능력(주파수 특성)도 10배 이상 폭넓게 조절할 수 있음을 확인했다.
특히 빠르게 변하는 정보와 느리게 변하는 정보가 함께 포함된 시계열 데이터(Time-series data, 시간의 흐름에 따라 연속적으로 생성되는 데이터) 예측 실험에서는 기존의 고정형 반도체보다 예측 오류를 최대 40배 줄이는 성능을 보였다.
또한 연구팀은 PDM을 여러 개 연결한 어레이(Array, 동일한 반도체 소자를 일정한 형태로 집적한 구조)를 제작해 실험한 결과, 기존 소프트웨어 기반 AI 시스템과 비슷한 정확도를 유지하면서도 훨씬 적은 에너지로 동작하는 것을 확인했다.
이번 기술은 별도의 복잡한 데이터 전처리 없이도 다양한 속도로 변하는 데이터를 효율적으로 처리할 수 있다. 또한 한 번 설정한 반응 특성은 전원을 계속 공급하지 않아도 유지되는 비휘발성(전원이 꺼져도 정보가 유지되는 특성)을 갖춰 에너지 소비를 줄일 수 있다. 여기에 현재 널리 사용되는 상용 반도체 공정(CMOS 공정)과도 호환돼 대량 생산과 상용화 가능성이 높다는 점에서도 의미가 크다.
최신현 석좌교수는 "이번 연구는 데이터의 변화 속도에 맞춰 반도체가 스스로 가장 적합한 방식으로 반응하는 AI 반도체를 구현한 것”이라며 "자율주행차와 로봇, 웨어러블 기기 등 다양한 AI 기기의 성능은 높이고 전력 소모는 줄이는 핵심 기술이 될 것으로 기대한다”고 말했다.
이번 연구는 KAIST 반도체공학대학원 김대원 박사과정이 제1저자로 참여했으며, 조윤호, 서석호, 김유진, 박시온, 장태환, 박채빈이 공동저자로 참여했다. 또한 삼성전자 반도체연구소 오영택 연구원과 이재덕 Fellow가 공동저자로 참여했으며, 최신현 교수가 교신저자를 맡았다. 연구 결과는 세계적인 권위의 국제학술지 ‘네이처 커뮤니케이션스(Nature Communications)’에 7월 게재됐다.
※논문명: Programmable memtransistor array with temporal dynamics modulation for efficient time-series data processing,
DOI : https://doi.org/10.1038/s41467-026-75211-5
본 연구는 과학기술정보통신부 한국연구재단 신소자원천기술개발사업, 정보통신기획평가원 ETRI연구개발지원사업, 산업통상자원부 한국산업기술진흥원(KIAT) 산업혁신인재성장지원사업, 삼성전자 등의 지원을 받아 수행되었다.
2026.08.07 조회수 796 -
‘꿈의 반도체’ 2차원 반도체 찾는 일 사람 대신 자동화한다
차세대 AI 반도체로 주목받는 2차원 반도체를 사람이 일일이 찾던 시대가 끝난다. 우리 대학 연구진이 반도체 선별과 소자 제작을 자동화해 수천 개의 소자를 분석하고, 그동안 규명하기 어려웠던 두께와 성능의 관계를 밝혀냈다. 이번 성과는 차세대 반도체 연구를 데이터 기반으로 전환하고, AI 반도체와 초저전력 반도체의 상용화를 앞당길 것으로 기대된다.
우리 대학은 전기및전자공학부·AI시스템학과 권지민 교수 연구팀이 UNIST, 국립한밭대, 한양대, 미국 워싱턴대 세인트루이스(Washington University in St. Louis)와 공동 연구를 통해 광학 현미경 이미지만으로 2차원 반도체를 자동 선별하고 트랜지스터 제작까지 연결하는 기술을 개발했다고 9일 밝혔다.
2차원 반도체는 원자 몇 개 층 두께에 불과한 초박막 반도체로, 기존 실리콘 반도체보다 더 작고 전기를 적게 쓰는 반도체를 구현할 수 있어 '꿈의 반도체'로 불린다. 현재 실리콘 반도체는 회로를 계속 작게 만들수록 전력 손실과 발열이 커지는 물리적 한계에 가까워지고 있다. 이를 극복할 차세대 소재로 주목받는 2차원 반도체는 앞으로 AI 반도체와 스마트폰, 데이터센터, 웨어러블 기기, 접거나 늘어나는 전자기기, 초소형 의료센서 등 다양한 미래 기술에 활용될 것으로 기대된다.
하지만 용액공정으로 만든 2차원 반도체는 작은 반도체 조각(flake)의 위치와 크기, 두께가 모두 달라 연구자가 현미경으로 원하는 시료를 하나씩 찾아야 했다. 이후 찾은 위치에 맞춰 전극을 직접 설계해야 했기 때문에 많은 시간과 노력이 필요했고, 수천 개 이상의 소자를 한꺼번에 분석하는 것도 사실상 어려웠다.
연구팀은 대표적인 2차원 반도체 소재인 이황화몰리브덴(MoS₂)을 이용했다. 현미경에서 보이는 RGB(적·녹·청) 밝기 값이 두께에 따라 달라지는 특성을 활용해 컴퓨터가 원하는 반도체를 자동으로 찾아내고, 전극까지 자동 설계하도록 했다. 원자힘현미경(AFM)으로 검증한 결과, 3~8층의 미세한 두께 차이까지 정확히 구분할 수 있었다.
이를 통해 연구팀은 12만 개 이상의 반도체 조각 가운데 적합한 시료를 자동 선별해 1,615개의 트랜지스터를 제작·분석하는 데 성공했다.
대규모 분석 결과도 의미가 컸다. 반도체가 두꺼워질수록 전류는 더 잘 흐르지만, 전기를 켜고 끄는 성능은 오히려 떨어진다는 사실을 통계적으로 처음 명확히 규명했다. 기존에는 소수의 시료만 분석해야 했기 때문에 확인하기 어려웠던 특성을 대규모 데이터로 밝혀낸 것이다.
이번 연구의 가장 큰 의미는 단순히 제작 과정을 자동화한 것이 아니라, 사람의 경험에 의존하던 2차원 반도체 연구를 데이터 기반 연구로 바꿨다는 점이다. 앞으로는 더 많은 반도체를 더 빠르게 제작·분석해 성능이 뛰어난 소재를 찾고, 나아가 AI가 새로운 반도체를 설계하는 연구로까지 이어질 것으로 기대된다.
권지민 교수는 "기존에는 연구자가 현미경으로 원하는 반도체를 직접 찾아야 했지만, 이번 연구를 통해 이러한 과정을 자동화할 수 있게 됐다"며 "앞으로는 현미경 사진만으로도 반도체의 전기적 성능을 예측하고, 더 우수한 차세대 반도체를 훨씬 빠르게 개발할 수 있는 기반이 마련될 것"이라고 말했다.
이번 연구는 KAIST 권지민 교수, 정학순 박사, 이용우 박사가 공동 교신저자로 참여했으며, UNIST 이상현 연구원이 제1저자를 맡았다. 연구 결과는 재료과학 분야의 권위 있는 국제학술지 어드밴스드 펑셔널 머티리얼즈(Advanced Functional Materials)에 4월 3일 게재됐으며, 2차원 소재 및 전자소자(2D Materials & Electronics) 분야 인사이드 백 커버(Inside Back Cover) 논문으로도 선정됐다.
※ 논문명 : Statistically Resolbing Thickness-Dependent Electrical Characteristics in Multilayer-MoS2 Transistors,DOI : 10.1002/adfm.202532204
※ 저자 정보 : 권지민 교수 (KAIST, 교신저자), 정학순 박사 (KAIST, 교신저자), 이용우 박사 (KAIST, 교신저자), 이상현 연구원 (UNIST, 1저자), 공동연구기관 참여연구자 (UNIST 홍수민 연구원, UNIST 박민호 연구원, 한밭대 김성주 교수, 한양대 백상훈 교수, KAIST 서준기 교수, KAIST 양성욱 연구원, 미국 워싱턴대 배상훈 교수, TDS 이창수 박사)
한편 과학기술정보통신부 한국연구재단 개인기초연구사업과 산업통상자원부 산업기술기획평가원의 첨단전략산업초격차기술개발사업의 지원을 받아 수행되었다.
2026.07.09 조회수 1237 -
반도체는 어디까지 작아질 수 있을까? 원자 수준 예측 기술 개발
삼성전자와 TSMC가‘2nm(나노미터·10억분의 1미터) 공정’경쟁에 나서고 있지만, 실제 반도체 칩의 핵심 소자인 트랜지스터의 크기는 아직 10nm 이상이다. 그렇다면 트랜지스터는 실제로 어디까지 더 작아질 수 있을까? 우리 대학 연구진이 원자 수준의 계산을 통해 그 한계를 예측하는 기술을 개발했다.
우리 대학은 전기및전자공학부 김용훈 교수 연구팀이 컴퓨터 시뮬레이션을 활용해 차세대 반도체 소자 개발의 핵심적 난관인 트랜지스터 미세화의 한계를 분석, 예측할 수 있는 전산 설계 기술을 개발했다고 14일 밝혔다.
트랜지스터는 전류를 켜고 끄는 초소형 스위치로, 스마트폰, 인공지능 컴퓨터 등을 구동하는 반도체 칩의 성능과 전력 효율을 결정하는 핵심 부품이다. 반도체 업계는 더 높은 성능과 낮은 전력 소모를 구현하기 위해 트랜지스터를 지속적으로 작게 만들어 왔다. 그러나 크기가 지나치게 작아지면 양자터널링(전자가 원래 통과할 수 없는 에너지 장벽을 뚫고 지나가는 양자역학적 현상)이 발생해 전류 제어가 어려워진다. 이 때문에 차세대 반도체 개발에서는 양자터널링의 한계 내에서 트랜지스터를 얼마나 더 작게 만들 수 있는지를 파악하는 것이 중요한 과제이다.
하지만 실험적으로 트랜지스터의 미세화 한계를 직접 확인하기는 사실상 불가능하다. 현재의 기술로는 금속 전극과 반도체가 만나는 접촉부를 원자 수준에서 정밀하게 조절하고 정량적으로 분석하기 어렵기 때문이다.
연구팀은 원자와 전자의 움직임을 기본 물리 법칙만으로 계산하는 제1원리 계산(실험 데이터 없이 물질의 성질을 계산하는 방법)을 활용해 이 문제를 해결했다. 연구팀은 금속 전극과 반도체가 만나는 부분에서 발생하는 복잡한 양자 현상을 정밀하게 분석할 수 있는 다공간 밀도범함구론이라는 새로운 이론-계산 체계를 직접 개발하여 보고한 바 있다.
이번 연구에서는 이를 기반으로 접촉저항(금속 전극과 반도체가 만나는 부분에서 발생하는 전류 흐름의 저항)과 양자터널링 한계(전자가 새어 들어가 전류 제어가 어려워지는 최소 길이)를 원자 수준에서 예측할 수 있는 전산 설계 플랫폼을 구축했다. 이는 실제 반도체를 제작하기 전에 컴퓨터 시뮬레이션만으로 소자의 성능과 한계를 미리 예측할 수 있다는 의미다.
연구팀은 이 기술을 차세대 반도체 후보 물질인 단일층 MoS₂(이황화몰리브덴, 원자층 수준까지 얇게 만들 수 있는 대표적인 2차원 반도체 소재) 소자에 적용했다. 그 결과 금속 전극의 종류와 접촉 구조에 따라 전자가 채널(트랜지스터 내부에서 전류가 흐르는 통로) 안으로 얼마나 깊이 침투하는지, 또 이로 인해 전류 흐름 제어가 얼마나 방해받는지를 정량적으로 분석할 수 있었다. 다시 말해 어떤 금속과 접촉 구조를 선택하느냐에 따라 트랜지스터를 더 작게 만들 수 있는 한계가 달라진다는 사실을 확인한 것이다.
연구 결과, 임계 터널링 길이(전자가 채널 안으로 침투해 트랜지스터 동작에 영향을 주기 시작하는 최소 길이)는 하나의 고정된 값이 아니라는 사실이 밝혀졌다. 이 길이는 금속의 일함수(금속에서 전자를 꺼내는 데 필요한 최소 에너지)와 금속과 반도체가 만나는 경계면의 접촉 구조 등에 따라 달라지는 설계 변수로 나타났다. 즉 트랜지스터를 어디까지 작게 만들 수 있는지는 소재 조합과 구조 설계에 따라 달라질 수 있다는 의미다.
특히 연구팀은 고려한 후보 금속의 종류와 접촉 구조 중에서는 전자가 새어 나가기 시작하는 한계 지점을 4nm(나노미터·10억분의 1미터) 미만까지 줄일 수 있음을 확인했다. 이는 트랜지스터를 현재 달성한 수준보다 더 작게 만들 수 있는 가능성을 보여주는 결과다.
연구팀은 나아가 서로 다른 특성의 2차원 반도체를 조합해 전력 소모를 줄이는 차세대 반도체 소자의 설계 방향도 함께 제안했다.
이번 연구는 실제 반도체 소자를 제작하기 전에 미세화 한계와 최적 설계 조건을 예측할 수 있는 플랫폼을 마련했다는 점에서 의미가 크다. 이를 통해 차세대 초미세 AI 반도체 소자 개발 과정의 시행착오를 줄이고 개발 기간을 단축할 수 있을 것으로 기대된다.
김용훈 교수는 “이번 연구는 차세대 트랜지스터가 어디까지 작아질 수 있는지를 규정할 새로운 물리적 기준을 제시했다는 점에서 의미가 크다”며 “실험적으로 확인하기 어려운 10nm 이하 영역의 양자역학적 현상을 계산으로 분석하여 차세대 트랜지스터 설계에 활용할 수 있는 길을 열었다”고 말했다.
김태형 박사가 제1저자로 참여한 이번 연구는 계산 분야의 권위 있는 학술지 '네이처 파트너 저널 npj Computational Materials'에 5월 28일 字 온라인판에 게재됐다.
※ 논문명: Ab initio transfer length method simulations of tunneling limits in 2D semiconductors, DOI: https://doi.org/10.1038/s41524-026-02101-1
※ 공저자: 김태형 박사(KAIST 제1저자), 이주호 박사(KAIST 제1저자), 김용훈 교수(KAIST 교신저자)
이번 연구는 한국연구재단 중견연구자 지원사업 등의 지원을 받아 수행됐다.
2026.06.15 조회수 2094 -
2나노 반도체보다 작은 DNA ‘분자 컴퓨터’ 구현...바이오 컴퓨팅 응용 기대
지금까지 분자 수준의 DNA 회로는 암 관련 물질의 존재 여부를 판단하는 등 간단한 기능에 활용됐지만, 한 번 반응하면 다시 사용할 수 없는 한계가 있었다. 우리 대학 연구진은 이러한 한계를 넘어, 머리카락보다 수만 배 작은 DNA로 계산과 기억을 동시에 수행하는 ‘2나노 반도체보다 작은 초미세 분자 컴퓨터’를 구현했다. 향후 질병 진단 등 바이오·의료 분야에서 활용될 수 있는 새로운 컴퓨팅 기술로 발전할 가능성을 제시했다.
우리 대학은 공학생물학대학원 최영재 교수 연구팀이 DNA를 기반으로 한 바이오 트랜지스터(Bio-transistor·신호를 받아 계산을 수행하는 반도체 핵심 소자의 바이오 버전)를 개발하고, 이를 통해 계산과 정보 저장을 동시에 수행하는 새로운 분자 회로를 구현했다고 22일 밝혔다.
최근 반도체 공정이 2나노미터(nm, 10억분의 1미터) 수준에 도달하면서 초미세화 기술이 물리적 한계에 가까워지고 있다. 이에 따라 학계에서는 기존 실리콘 기반 기술을 넘어, 분자 수준에서 정보를 처리하는 새로운 컴퓨팅 방식에 대한 연구가 활발히 진행되고 있다.
DNA는 특정 염기끼리만 짝을 이루는 성질(상보적 염기 결합, complementary base pairing)을 이용해 원하는 반응만 정확하게 일어나도록 설계할 수 있으며, 염기 간 간격이 0.34나노미터에 불과해 차세대 초고집적 정보 처리 소재로 주목받아 왔다. 그러나 기존 DNA 기반 회로는 반응이 한 번 일어나면 소모되는 ‘일회성’ 특성으로 인해 연속적인 정보 처리나 복잡한 계산에는 한계가 있었다.
연구팀은 이러한 한계를 극복하기 위해 입력 신호에 따라 DNA 분자가 서로 결합하거나 분리되면서 배열이 바뀌고, 그 상태가 유지되도록 설계했다. 이를 통해 변화된 분자 상태 자체가 정보를 저장하는 역할을 하며, 이후 연산에도 활용될 수 있도록 했다. 즉, 별도의 초기화 과정 없이도 실시간으로 정보를 처리하는 ‘리셋 없는(reset-free·초기화 없이 이전 상태를 유지하는)’ 회로를 구현한 것이다.
이번 연구는 반도체의 핵심 소자인 트랜지스터(Transistor·전기 신호를 제어하고 증폭하는 소자)의 기능을 DNA 수준에서 구현했다는 점에서 의미가 크다. 단순한 화학 반응을 넘어, 분자가 스스로 정보를 처리하고 기억하는 ‘지능형 바이오 시스템’의 기반을 마련했다는 평가다.
최영재 교수는“이번 연구는 DNA를 활용한 ‘분자 컴퓨터’ 구현 가능성을 한 단계 끌어올린 사례”라며 “바이오 컴퓨팅과 의료 기술 분야 전반에 새로운 방향을 제시할 수 있을 것”이라고 말했다.
이번 연구에는 KAIST 공학생물학대학원 임성순 교수, 김태훈 연구원, 정상은 연구원, 김시온 연구원과 GIST 김우진 석박사통합과정생, 심준호 석사과정생이 공동 저자로 참여했으며, 최영재 교수가 교신저자를 맡았다.
KAIST 공학생물학대학원 임성순 교수, 김태훈 연구원, 정상은 연구원, 김시온 연구원, GIST 김우진 석박통합과정생, 심준호 석사과정생이 공동 저자로 참여했으며, 최영재 교수가 교신저자를 맡았다. 연구 결과는 국제학술지 ‘사이언스 어드밴시스 (Science Advances)’에 2026년 4월 1일에 게재됐다.
※ 논문명: Reset-free DNA logic circuits for real-time input processing and memory. DOI: 10.1126/sciadv.aeb1699
이번 연구는 과학기술정보통신부가 지원하는 미래유망융합기술파이오니어사업, 교육부 지원 기초연구사업과 KAIST Quantum+X 융합 연구개발사업의 지원을 받아 수행됐다.
2026.04.22 조회수 2747 -
뇌처럼 생각·반응하는 반도체 나왔다
뉴랜지스터(Neuransistor)는 ‘뉴런(Neuron) + 트랜지스터(Transistor)’의 합성어로 뇌의 뉴런 특성을 구현하는 트랜지스터라는 의미로 만들어진 새로운 용어이다. 이는 뇌 속 신경세포(뉴런)의 흥분과 억제 반응을 모방하여 시간에 따라 달라지는 정보를 스스로 처리하고 학습할 수 있는 차세대 인공지능 하드웨어의 핵심 반도체 소자다. KAIST 연구진이 뉴랜지스터의 개념을 제시하고 최초로 뉴랜지스터를 개발하는데 성공했다.
우리 대학 신소재공학과 김경민 교수 연구팀이 시간에 따라 변화하는 정보를 효과적으로 처리할 수 있는 액체 상태 기계(Liquid State Machine, 이하 LSM)*의 하드웨어 구현을 가능케 하는 뉴랜지스터 소자 개발에 성공했다.
* 액체상태 기계(LSM): 생물학적 신경망의 동적 특성을 모사해, 시간에 따라 변화하는 입력 데이터를 처리하는 스파이킹 뉴럴 네트워크 모델
현재의 컴퓨터는 동영상과 같이 시간 흐름에 따라 변하는 데이터인 시계열 데이터를 분석하는데 복잡한 알고리즘을 사용하며, 이는 매우 많은 시간과 전력 소모를 필요로 했다.
김경민 교수 연구팀은 이러한 난제를 해결하며 뇌 속 뉴런처럼 흥분하거나 억제되는 반응을 전기 신호만으로 동시에 구현하여 시계열 데이터의 정보 처리에 특화된 단일 반도체 소자를 새롭게 설계했다.
해당 소자는 산화 티타늄(TiO2)과 산화 알루미늄(Al2O3)이라는 두 산화물층을 쌓아 만든 구조로, 두 층이 맞닿는 계면에서는 전자가 자유롭게 빠르게 이동하는 이차원 전자가스(2DEG)** 층이 형성된다. 그리고, 이 층의 양 끝에는 흥분성 및 억제성 신호에 모두 반응하는 뉴런형 소자가 연결되어 있다.
**2DEG(Two-Dimensional Electron Gas): 계면에서 전도성이 우수한 전자 층이 형성되는 현상으로, 높은 이동도와 빠른 응답속도를 제공함
이러한 독특한 구조 덕분에 뉴랜지스터는 게이트 전압의 극성에 따라 소스와 드레인 간에 흥분성(EPSP) 또는 억제성(IPSP) 반응을 선택적으로 구현할 수 있다.
이 소자는 또한 기존 LSM 구현에서 필수적이었던 복잡한 입력 신호 전처리 과정(마스킹)도 간단히 해결했다. 기존에는 '마스킹' 기능 구현이 매우 복잡했으나, 뉴랜지스터는 소스 전극에 가해지는 전압을 조절함으로써 간단하게 마스킹 기능을 구현하고, 시계열 입력 신호를 다차원의 출력 정보로 정확하게 변환하였다. 또한, 높은 내구성과 소자 간의 균일성도 확보해 실용성도 역시 뛰어났다.
연구팀은 뉴랜지스터를 기반으로 복잡한 시계열 데이터를 처리하는 ‘두뇌형 정보처리 시스템’인 LSM을 구현하였다. 실험 결과, 뉴랜지스터를 활용하는 경우 기존의 방식보다 10배 이상 낮은 오차율과 높은 예측 정확도를 기록했고, 학습 속도도 더 빨라졌다.
김경민 교수는 “이번 연구는 인간 뇌의 신호 처리 방식과 유사한 구조를 실제 반도체 소자로 구현했다는 데 큰 의의가 있다”며 “이 기술은 향후 뇌신경 모사형 AI, 예측 시스템, 혼돈 신호 제어 등 다양한 분야에서 중요한 역할을 할 것으로 기대된다”고 전했다.
이번 연구는 신소재공학과 정운형 박사, 김근영 박사가 공동 제1 저자로 참여했으며, 재료 분야 세계적 권위의 국제 학술지 ‘어드밴스드 머터리얼즈(Advanced Materials, IF: 27.4)’에 2025년 4월 8일 字 게재됐다.
(논문명: A Neuransistor with Excitatory and Inhibitory Neuronal Behaviors for Liquid State Machine, DOI: 10.1002/adma.202419122)
한편, 이번 연구는 나노종합기술원, 한국연구재단의 지원을 받아 수행됐다.
2025.04.16 조회수 9091 -
차세대 대용량 데이터 처리용 컴퓨팅 구현을 위한 고신뢰성 인공 시냅스 트랜지스터 개발
우리 대학 전기및전자공학부 최신현 교수 연구팀이 부가적인 회로 없이 소자의 특성을 이용해 인공지능(AI)의 학습 정확도를 높이면서, 높은 내구성을 바탕으로 신뢰성 높은 반복 동작이 가능하도록 설계된, 인간 뇌의 신경전달물질을 모사한 고신뢰성 인공 *시냅스 트랜지스터를 개발했다고 16일 밝혔다.
☞ 시냅스 트랜지스터(Synapse Transistor): 신경 세포간 연결부인 시냅스를 모사하는 트랜지스터 소자로, 연결 강도를 의미하는 가중치(Weight)를 채널의 저항(또는 컨덕턴스)값으로 나타내 이전 단에서 다음 단으로 흐르는 전류의 양을 조절한다.
최 교수 연구팀은 기존 낸드 플래시 메모리에 사용되는 구조를 이용하면서도, 기존 낸드 플래시의 단점인 낮은 내구성을 개선하는 방법을 차용해, 안정적인 시냅스 역할을 할 수 있는 트랜지스터를 개발했다.
낸드 플래시 메모리는 높은 전압을 이용해, 소자의 구성 물질을 손상시키는 방법(FN 터널링)으로 데이터를 저장하는 반면, 연구팀이 개발한 소자는 낮은 전압으로도 동작해, 기존 플래시 메모리에 비해 높은 내구성과 신뢰성을 확보했다.
최 교수 연구팀이 개발한 소자는 많은 데이터를 하나의 소자에 넣을 뿐 아니라 안정적으로 저장이 가능해, 부가적인 회로 없이도, AI의 학습 정확도를 획기적으로 높일 수 있다. 이를 통하여, 뉴로모픽 반도체 칩의 소형화 및 전력 소모 감소의 기반이 될 것으로 기대된다. 또한, 높은 학습 정확도와 더불어, 높은 내구성을 바탕으로 뉴로모픽 시스템에서, 실시간 온라인 데이터 학습에 적합한 시냅스 소자로 활발히 응용될 수 있을 것으로 기대된다.
전기및전자공학부 서석호, 김범진, 김동훈, 박승우 석사과정이 공동 제1 저자로 참여한 이번 연구는 국제 학술지 `네이처 커뮤니케이션스(Nature Communications)' 10월호에 출판됐다. (논문명 : The gate injection-based field-effect synapse transistor with linear conductance update for online training)
인공지능의 발전과 빅데이터 처리의 중요성이 대두되면서, 데이터 병목현상과 많은 에너지를 소모하는 현대의 폰 노이만 컴퓨팅 구조를 탈피하려는 연구가 활발히 진행되고 있다. 이 중 '뉴로모픽 컴퓨팅'을 위한 하드웨어 기술은 우리 뇌의 계산 알고리즘을 모사해 대용량의 데이터를 낮은 전력으로 효율적으로 처리할 수 있어 차세대 지능형 하드웨어 시스템으로서 각광받고 있다. 기존 상용화된 구조의 메모리 소자뿐만 아니라, 멤리스터(Memristor)를 비롯해 다양한 차세대 메모리 소자들이 뉴로모픽 컴퓨팅 구현을 위해 끊임없이 연구되고 있다. 이 중 3단자(게이트, 소스, 드레인 전극) 형태의 시냅스 트랜지스터는 기존 상용화된 반도체 공정을 적용하기 쉽고, 데이터를 정밀하게 제어할 수 있는 장점이 있다.
그러나 지금까지 주로 연구된 플래시 메모리 소자를 이용한 CTF(Charge Trap Flash) 구조의 시냅스 트랜지스터는 가중치를 변경하기 위해 높은 전압이 필요하며, 이로 인한 낮은 내구성, 비선형적인 가중치 변화라는 단점을 지닌다. 이는 전자가 이동할 때, 소자 구조상 존재하는 높은 에너지 장벽을 뚫고 지나가야 하는 것에서 기인한다. 이러한 낮은 내구성 및 비선형적 가중치 변화에 의한 낮은 학습 정확도 때문에 기존의 소자는 수천만 번 이상의 데이터를 쓰고 지우는 동작을 수행하기에 부적합해 실시간 온라인 학습에 적용하기에 어려움이 존재해왔다.
최신현 교수 연구팀은 이러한 한계점을 해결하기 위해 FN 터널링이 아닌, 열전자 방출 현상을 이용해, 전자를 게이트 전극에서 전하 저장층으로 이동시키는 방법으로 동작하는 소자를 고안했다. 이 방법은 전자가 높은 에너지 장벽을 뚫고 지나가는 것이 아닌, 낮은 에너지 장벽 위로 넘어서 이동하는 방법이므로, 낮은 전압을 이용하면서 이상적인 선형적 형태로 가중치를 업데이트할 수 있다. 또한, 장벽층을 손상시키지 않기 때문에 높은 내구성을 지니며, 2억 번 이상의 시냅스 업데이트 동작을 증명했다.
추가적으로, 연구팀은 제작한 열전자 방출 기반 시냅스 트랜지스터를 이용해 손글씨 숫자 이미지 데이터(MNIST, Modified National Institute of Standards and Technology database)를 학습한 후, 이를 바탕으로 무작위의 손글씨 이미지를 분류한 결과 약 93.17%의 높은 정확도를 달성했다.
제1 저자인 전기및전자공학부 서석호 석사과정은 "이번에 개발한 고신뢰성 인공 시냅스 트랜지스터는 선형적인 가중치 업데이트와 높은 내구성을 바탕으로 기존 시냅스 트랜지스터가 지닌 온라인 학습 한계에 대한 솔루션이 될 수 있음을 기대한다. 특히, 기존 CMOS 공정과 호환을 할 수 있고 가장 일반적인 트랜지스터인 금속 산화막 반도체 전계효과 트랜지스터(MOSFET, Metal-Oxide-Semiconductor Field Effect Transistor)과 구조 및 동작이 유사하므로 뉴로모픽 하드웨어 시스템에 적용하는데 다른 차세대 메모리 소자에 비해 실현 가능성이 보다 높을 것으로 생각된다ˮ며 "이 연구를 바탕으로 계속해서 뉴로모픽 컴퓨팅을 위한 신소자 기술 개발에 힘쓰고 싶다ˮ라고 말했다.
공동 제1 저자인 전기및전자공학부 박승우 석사과정은 “뉴로모픽의 관점뿐만 아니라, 기존 낸드 플래시의 낮은 내구성이라는 한계점을 개선하는 연구의 발판이 될 수 있을 것으로 기대된다”며 이 연구의 또 다른 의의를 제시했다.
한편 이번 연구는 한국연구재단, 한국산업기술평가관리원, 나노종합기술원, 삼성미래육성사업의 지원을 받아 수행됐다.
2022.11.16 조회수 15363 -
인간의 뇌를 모방한 뉴로모픽 반도체 개발
우리 대학 전기및전자공학부 최양규, 최성율 교수 공동연구팀이 인간의 뇌를 모방한 고집적 뉴로모픽 반도체를 개발했다고 5일 밝혔다.
뉴로모픽(neuromorphic) 하드웨어는, 인간의 뇌가 매우 복잡한 기능을 수행하지만 소비하는 에너지는 20와트(W) 밖에 되지 않는다는 것에 착안해, 인간의 뇌를 모방해 인공지능 기능을 하드웨어로 구현하는 방식이다. 뉴로모픽 하드웨어는 기존의 폰 노이만(von Neumann) 방식과 다르게 인공지능 기능을 초저전력으로 수행할 수 있어 많은 주목을 받고 있다.
공동연구팀은 단일 트랜지스터를 이용해 인간의 뇌를 모방한 뉴런과 시냅스로 구성된 뉴로모픽 반도체를 구현했다. 이 반도체는 상용화된 실리콘 표준 공정으로 제작되어, 뉴로모픽 하드웨어 시스템의 상용화 가능성을 획기적으로 높였다.
우리 대학 전기및전자공학부 한준규 박사과정이 제1 저자로, 같은 학부 오정엽 박사과정이 제2 저자로 참여한 이번 연구는 저명 국제 학술지 `사이언스 어드벤시스(Science Advances)' 8월 온라인판에 출판됐다. (논문명 : Co-integration of single transistor neurons and synapses by nanoscale CMOS fabrication for highly scalable neuromorphic hardware).
뉴로모픽 하드웨어를 구현하기 위해서는, 생물학적 뇌와 동일하게 일정 신호가 통합되었을 때 스파이크를 발생하는 뉴런과 두 뉴런 사이의 연결성을 기억하는 시냅스가 필요하다. 하지만, 디지털 또는 아날로그 회로를 기반으로 구성된 뉴런과 시냅스는 큰 면적을 차지하기 때문에 집적도 측면에서 한계가 있다. 인간의 뇌가 약 천억 개(1011)의 뉴런과 백조 개(1014)의 시냅스로 구성된다는 점에서, 실제 모바일 및 사물인터넷(IoT) 장치에 사용되기 위해서는 집적도를 개선할 필요가 있다.
이를 개선하기 위해 다양한 소재 및 구조 기반의 뉴런과 시냅스가 제안되었지만, 대부분 표준 실리콘 미세 공정 기술로 제작될 수 없어 상용화가 어렵고 양산 적용에 문제가 많았다.
연구팀은 문제 해결을 위해 이미 널리 쓰이고 있는 표준 실리콘 미세 공정 기술로 제작될 수 있는 단일 트랜지스터로 생물학적 뉴런과 시냅스의 동작을 모방했으며, 이를 동일 웨이퍼(8 인치) 상에 동시 집적해 뉴로모픽 반도체를 제작했다.
제작된 뉴로모픽 트랜지스터는 현재 양산되고 있는 메모리 및 시스템 반도체용 트랜지스터와 같은 구조로, 트랜지스터가 메모리 기능 및 논리 연산을 수행하는 것은 물론, 새로운 뉴로모픽 동작이 가능함을 실험적으로 보여 준 것에 가장 큰 의미가 있다. 기존 양산 트랜지스터에 새로운 동작원리를 적용해, 구조는 같으나 기능이 전혀 다른 뉴로모픽 트랜지스터를 제작했다. 뉴로모픽 트랜지스터는 마치 동전에 앞면과 뒷면이 동시에 있는 것처럼, 뉴런 기능도 하고 시냅스 기능도 수행하는 야누스(Janus) 구조로 구현 가능함을 세계 최초로 입증했다.
연구팀의 기술은 복잡한 디지털 및 아날로그 회로를 기반으로 구성되던 뉴런을 단일 트랜지스터로 대체 구현해 집적도를 획기적으로 높였고, 더 나아가 같은 구조의 시냅스와 함께 집적해 공정 단순화에 따른 비용 절감을 할 수 있는 신기술이다. 기존 뉴런 회로 구성에 필요한 평면적이 21,000 단위인 반면, 새로 개발된 뉴로모픽 트랜지스터는 6 단위 이하이므로 집적도가 약 3,500 배 이상 높다.
연구팀은 제작된 뉴로모픽 반도체를 바탕으로 증폭 이득 조절, 동시성 판단 등의 뇌의 기능을 일부 모방했고, 글자 이미지 및 얼굴 이미지 인식이 가능함을 보였다.
연구팀이 개발한 뉴로모픽 반도체는 집적도 개선과 비용 절감 등에 이바지하며, 뉴로모픽 하드웨어의 상용화를 앞당길 수 있을 것으로 기대된다.
한준규 박사과정은 "상보성 금속 산화막 반도체(CMOS) 기반 단일 트랜지스터를 이용해 뉴런과 시냅스 동작이 가능함을 보였다ˮ 라며 "상용화된 CMOS 공정을 이용해 뉴런, 시냅스, 그리고 부가적인 신호 처리 회로를 동일 웨이퍼 상에 동시에 집적함으로써, 뉴로모픽 반도체의 집적도를 개선했고, 이는 뉴로모픽 하드웨어의 상용화를 한 단계 앞당길 수 있을 것이다ˮ 라고 말했다.
한편 이번 연구는 한국연구재단 차세대지능형반도체기술개발사업, 중견연구사업, 미래반도체사업 및 반도체설계교육센터의 지원을 받아 수행됐다.
2021.08.06 조회수 20391 -
자기장과 자성체 없이 전기로만 작동 가능한 그래핀 스핀 트랜지스터 돌파구 마련
우리 대학 물리학과 조성재 교수 연구팀이 그래핀으로 자기장, 자성체 없이 스핀 전류를 생성, 검출하는 실험에 성공해 차세대 그래핀 스핀 트랜지스터 개발의 돌파구를 마련했다.
차세대 신소재로 주목받는 그래핀은 탄소 원자가 벌집 모양으로 이루어진 2차원 물질(원자만큼 얇은 물질)로서 전기전도성, 탄성, 안정성이 높아 ‘꿈의 나노 물질’이라고 불린다. 이 그래핀은 전자의 스핀 확산 거리가 길어, 전자스핀을 정보화하는 분야인 스핀트로닉스 응용에 큰 기대를 받아왔다. 하지만 그래핀은 전자의 스핀과 전자의 궤도가 상호작용하는 스핀-궤도 결합 에너지가 매우 약하다는 이유로 스핀 전류를 직접 생성하거나 검출할 수 없다는 한계가 있었다.
조성재 교수 연구팀은 그래핀에 스핀-궤도 결합이 매우 큰 전이금속이자 디칼코게나이드 물질인 2H-TaS2를 접합시켜서 그 인접효과로 그래핀의 스핀-궤도 결합을 100배 이상 증가시키는 데 성공했고 이어 ‘라쉬바 효과’를 유도하는 데 성공했다.
‘라쉬바 효과’란 강한 스핀 궤도 결합으로 그래핀과 같은 2차원 물질 내부의 전기장이 자기장으로 전환되는 효과를 말한다. 이것을 이용해 스핀 전류를 생성, 검출하는 효과를 ‘라쉬바-에델스타인 효과’라고 부르는데 이번 연구에서는 이 효과를 그래핀에서 최초로 구현했다.
리준리 박사후 연구원이 제1 저자로 참여한 이번 연구는 국제 학술지 ‘에이씨에스 나노 (ACS Nano)’ 4월 8일 字 온라인판에 게재됐다. (논문명 : Gate-Tunable Reversible Rashba−Edelstein Effect in a Few-Layer Graphene/2H-TaS2 Heterostructure at Room Temperature).
라쉬바 효과가 그래핀에 유도되면, 라쉬바-에델스타인 효과에 의해 전하 전류와 스핀 전류가 상호 전환이 가능하다. 다시 말해, 자기장이나 자성체 없이 그래핀에 전류를 흘려줌으로써 스핀 전류를 생성시킬 수 있고, 그래핀 층에 흘러들어오는 스핀 전류를 전하 전류 혹은 전압 측정을 통해 검출할 수 있다.
조 교수 연구팀은 또 트랜지스터의 단자 사이에 인가되는 전압인 게이트 전압으로 그래핀 이종접합에 생성되는 스핀 전류의 크기와 방향을 제어하는 데 성공했다. 이는 추후 자기장, 자성체 없이 동작 가능한 그래핀 스핀 트랜지스터의 초석을 마련한 획기적인 연구성과로 평가받는다.
조성재 교수는 “이번 연구는 그래핀 이종접합에 자기장, 자성체 없이 전기적으로만 스핀 전류를 생성, 검출, 제어할 수 있음을 보인 최초의 연구로서 전기적으로만 작동 가능한 그래핀 스핀 트랜지스터의 개발로 이어질 것”이라며 “특히, 상온에서 실험이 성공했기 때문에 응용 가능성이 매우 크기 때문에 향후 우리나라 비메모리 산업뿐 아니라 세계적으로 스핀트로닉스 관련 물리학 및 산업에 응용할 수 있는 효과를 기대할 수 있어 의미가 매우 크다”고 강조했다.
한편, 이번 연구는 한국연구재단 미래반도체 신소자원천기술개발사업의 지원을 받아 수행됐다.
2020.05.18 조회수 23804 -
MOSFET보다 빠른 저전력 트랜지스터 개발
우리 대학 물리학과 조성재 교수 연구팀이 기존의 금속 산화물 반도체 전계효과 트랜지스터(metal-oxide-semiconductor field-effect transistor, MOSFET) 대비 작동 전력 소모량이 10배 이상 낮고 동작 속도가 2배 이상 빠른 저전력, 고속 터널 트랜지스터를 개발했다. 이제까지 구현된 저전력 트랜지스터 중 MOSFET보다 빠른 트랜지스터의 개발은 최초이다.
조 교수 연구팀은 흑린(black phosphorus)의 두께에 따라 밴드갭이 변하는 독특한 성질을 이용해 트랜지스터 채널을 구성함으로써 전력소모를 줄이고, 단층 붕화 질소 (hexagonal boron nitride)를 트랜지스터의 drain 접합에 이용해 터널 트랜지스터의 작동 상태 전류를 높이는데 성공했다. 이제까지의 저전력 트랜지스터는 전력 소모는 낮지만, 작동 상태 전류가 기존 MOSFET에 비해 현저히 작아서 작동 속도가 느린 문제점이 있었다.
김성호 연구원이 1 저자로 참여한 이번 연구는 국제 학술지 ‘나노 레터스 (Nano Letters)’ 4월 24일 자 온라인판에 게재됐다. (논문명 : Monolayer Hexagonal Boron Nitride Tunnel Barrier Contact for Low-Power Black Phosphorus Heterojunction Tunnel Field-Effect Transistors)
트랜지스터의 전력 소모를 감소시키기 위해서는 트랜지스터의 작동 전압과 대기 상태 전류를 동시에 낮추는 것이 필수적이다. 이를 위해서는 subthreshold swing (SS, 전류를 10배 증가시키는데 필요한 전압값, 단위: mV/decade = mV/dec)을 낮추는 것이 필요한데, 기존의 MOSFET은 thermal carrier injection mechanism 때문에 SS 값이 상온에서 60 mV/dec 이하로 낮아질 수 없다는 한계를 지닌다. band-to-band-tunneling을 carrier injection mechanism으로 가지는 터널 트랜지스터는 상온에서 SS 값이 60 mV/dec 미만으로 낮아질 수 있기 때문에 MOSFET을 대체할 수 있는 저전력 소자로 제안되어왔다. 지난 1월 조교수 연구팀은 흑린을 사용하여 60 mV/dec미만의 SS를 가지는 저전력 트랜지스터를 개발하는데 성공하여 Nature Nanotechnology에 결과를 보고하였다. 하지만, 그 결과 또한 여전히 작동 상태 전류, 특히 SS = 60 mV/dec인 지점에서의 전류가 0.6 μA/μm로 MOSFET의 threshold에서의 전류값 1-10μA/μm보다 낮은 한계가 있었다.
조 교수 연구팀은 본 연구에서 단층 붕화 질소를 활용하여 지난 연구의 한계를 극복하고 SS = 60mV/dec 지점에서의 작동 상태 전류를 Nature Nanotechnology에 보고한 저전력 흑린 트랜지스터에서의 결과보다 10배 이상 크고, MOSFET의 threshold에서의 전류값보다도 큰 20 μA/μm을 달성했다. 흑린(black phosphorus)의 두께에 따라 밴드갭이 변하는 독특한 성질을 이용해 트랜지스터 채널을 구성함으로써 전력소모를 줄이고, 단층 hexagonal boron nitride를 트랜지스터의 drain 접합에 이용해 터널 트랜지스터의 작동 속도를 높이는데 성공하여 저전력 고속 트랜지스터의 구성 요건을 완성했다는 점에서 큰 의의가 있다.
조성재 교수는 “흑린 이종접합 트랜지스터가 기존의 어떤 트랜지스터보다 저전력, 고속으로 작동하는 것을 확인했다. 이는 기존 실리콘 기반의 MOSFET을 대체할 수 있는 새로운 트랜지스터의 가능성을 보여주는 결과이다.”라며 “이번 연구 결과를 바탕으로 기초 반도체 물리학 및 비메모리 반도체 산업에 다양한 응용이 가능할 것으로 기대한다.”라고 말했다.
이번 연구는 한국연구재단 미래반도체신소자원천기술개발사업의 지원을 받아 수행됐다.
2020.05.06 조회수 20062 -
저전력·고속 터널 전계효과 트랜지스터 개발
물리학과 조성재 교수 연구팀이 기존의 금속 산화물 반도체 전계효과 트랜지스터(metal-oxide-semiconductor field-effect transistor, MOSFET) 대비 작동전력 소모량이 10배 이상, 대기전력 소모량이 1만 배 가까이 적은 저전력, 고속 트랜지스터를 개발했다.
조 교수 연구팀은 2차원 물질인 흑린(black phosphorus)의 두께에 따라 밴드갭이 변하는 독특한 성질을 이용해 두 물질의 접합이 아닌 단일 물질의 두께 차이에 의한 이종접합 터널을 제작하는 데 성공했다. 이러한 단일 물질의 이종접합을 터널 트랜지스터에 활용하면 서로 다른 물질로 제작한 이종접합 트랜지스터에서 발생했던 격자 불균형, 결함, 계면 산화 등의 문제를 해결할 수 있어 고성능 터널 트랜지스터의 개발이 가능하다.
김성호 연구원이 1 저자로 참여한 이번 연구는 국제 학술지 ‘네이처 나노테크놀로지 (Nature Nanotechnology)’ 1월 27일 자 온라인판에 게재됐다. (논문명 : Thickness-controlled black phosphorus tunnel field-effect transistor fro low-power switches).
무어 법칙에 따른 트랜지스터 소형화 및 집적도 증가는 현대의 정보화 기술을 가능하게 했지만 최근 트랜지스터의 소형화가 양자역학적 한계에 다다르면서 전력 소모가 급격히 증가해 이제는 무어 법칙에 따라 트랜지스터 소형화가 진행되지 못하는 상황이다. 최근에는 자율주행차, 사물인터넷 등의 등장으로 많은 양의 데이터를 저전력, 고속으로 처리할 수 있는 비메모리 반도체의 기술 발달이 시급히 요구되고 있다.
트랜지스터의 전력 소모는 크게 작동 전력 소모와 대기 전력 소모로 나뉜다. 작동 전력과 대기 전력을 같이 낮추기 위해서는 트랜지스터의 작동 전압과 대기 상태 전류를 동시에 낮추는 것이 필수적이다. 이를 위해서는 전류를 10배 증가시키는데 필요한 전압으로 정의되는 SS 값(subthreshold swing, 단위: mV/decade = mV/dec)의 감소가 필요한데, 금속 산화물 반도체 전계효과 트랜지스터에서는 SS 값이 상온에서 60 mV/dec 이하로 낮아질 수 없다. 이를 해결하기 위해서는 상온에서 SS 값을 60 mV/dec 이하로 낮출 수 있는 새로운 트랜지스터의 개발이 필요하다. 이전에 개발되었던 낮은 SS를 가지는 저전력 터널 트랜지스터의 경우 트랜지스터 채널을 구성하는 두 물질의 이종접합 계면에서 산화막 등의 문제가 발생하여 작동 상태에서 낮은 전류를 가지는 문제가 있었다. 작동 상태 전류는 트랜지스터 작동속도에 비례하기 때문에, 낮은 작동 상태 전류는 저전력 트랜지스터의 경쟁력을 떨어뜨린다.
조 교수 연구팀이 적은 전력소모를 위한 낮은 SS 값과 고속 작동을 위한 높은 작동 상태 전류를 단일 트랜지스터에서 동시에 달성한 것은 유례없는 일로 2차원 물질 기반의 저전력 트랜지스터가 기존의 금속 산화물 반도체 전계효과 트랜지스터의 전력 소모 문제를 해결하고, 궁극적으로 기존 트랜지스터를 대체하고 미래의 저전력 대체 트랜지스터가 될 수 있음을 의미한다. 조성재 교수는 “이번 연구는 기존의 어떤 트랜지스터보다 저전력, 고속으로 작동해 실리콘 기반의 CMOS 트랜지스터를 대체할 수 있는 저전력 소자의 필요충분조건을 최초로 만족시킨 개발이다”라며 “대한민국 비메모리 산업뿐 아니라 세계적으로 기초 반도체 물리학 및 산업 응용에 큰 의의를 지닌다”라고 말했다.
이번 연구는 한국연구재단 미래반도체신소자원천기술개발사업의 지원을 받아 수행됐다.
2020.02.20 조회수 28271 -
최성율, 박상희 교수, 전자기기용 저전력 멤리스터 집적회로 개발
우리 대학 전기및전자공학부 최성율 교수와 신소재공학과 박상희 교수 공동 연구팀이 메모리와 레지스터의 합성어인 멤리스터(Memristor)를 이용해 저전력 비휘발성 로직-인-메모리 집적회로를 개발했다.
레지스터, 커패시터, 인덕터에 이어 4번째 전자 회로 소자인 멤리스터를 통한 기술로 새로운 컴퓨팅 아키텍처(하드웨어와 소프트웨어를 포함한 컴퓨터 시스템 전체 설계방식)를 제공할 수 있을 것으로 기대된다.
장병철, 남윤용 박사과정이 공동 1저자로 참여한 이번 연구는 재료분야 국제 학술지 ‘어드밴스드 펑셔널 머티리얼즈(Advanced Functional Materials)’ 1월 10일자 표지 논문으로 게재됐다.
4차 산업혁명 시대는 사물인터넷, 인공지능 등의 정보통신 기술 기반을 통해 발전되고 있으며 이는 사용자 친화적인 유연, 웨어러블 기기를 활용해 제공될 것으로 보여진다.
이러한 측면에서 저전력 배터리를 기반으로 한 소프트 전자기기의 개발에 대한 필요성이 커지고 있다.
하지만 기존 트랜지스터로 구성된 메모리와 로직회로 기반의 전자 시스템은 문턱전압 이하 수준의 트랜지스터 누설 전류(subthreshold leakage current)에 의한 대기전력 소모로 인해 휴대용 전자기기로의 응용에 한계가 있었다. 또한 기존 메모리와 프로세서가 분리돼 있어 데이터를 주고받는 과정에서 전력과 시간이 소모되는 문제점도 있었다.
연구팀은 문제 해결을 위해 정보의 저장과 로직 연산 기능을 동시에 구현할 수 있는 로직-인-메모리 집적회로를 개발했다.
플라스틱 기판 위에 비휘발성의 고분자 소재를 이용한 멤리스터, 산화물 반도체 소재를 이용한 유연 쇼트키 다이오드 선택소자(Schottky Diode Selector)를 수직으로 집적해 선택소자와 멤리스터가 일대일로 짝을 이루는 1S-1M 집적소자 어레이를 구현했다.
연구팀은 기존의 아키텍처와는 달리 대기 전력을 거의 소모하지 않는 비휘발성 로직-인-메모리 집적회로를 구현해 새로운 컴퓨팅 아키텍처를 개발했다. 또한 어레이 상에서 소자 간에 흐르는 스니크(sneak) 전류라고 불리는 누설 전류 문제도 해결했다.
그 밖에도 연구팀의 기술은 병렬 컴퓨터 방식인 하나의 명령어로 여러 값을 동시에 계산하는 단일 명령 다중 데이터 처리(Single-Instruction Multiple-Data, SIMD)를 구현했다.
최 교수는 “멤리스터와 선택소자의 집적을 통해 유연한 로직-인-메모리 집적회로를 구현한 이번 연구는 유연성과 저전력성을 가진 메모리와 로직을 동시에 제공한다”며 “모바일 및 웨어러블 전자시스템의 혁신을 가져 올 수 있는 원천기술을 확보했다는 의의를 갖는다”고 말했다.
이번 연구는 과학기술정보통신부 한국연구재단이 추진하는 글로벌프론티어사업 등의 지원을 받아 수행됐다.
□ 그림 설명
그림1. 저널에 게재된 표지논문 사진
그림2 유연 멤리스티브 비휘발성 로직-인-메모리 회로와 소자 단면 고해상도 투과전자현미경 이미지
그림3. 비휘발성 메모리 소자 응용을 위한 인가전압에 따른 소자 성능 확인
그림4. 유연 1S-1M 집적 소자 어레이의 병렬 로직 연산
2018.02.13 조회수 30833 -
유승협 교수, 일회용 전자기기에 쓰일 유연 플래시메모리 개발
〈 문 한 얼 박사, 유 승 협 교수 〉
우리 대학 전기및전자공학부 유승협 교수, 생명화학공학과 임성갑 교수 공동 연구팀이 유기물 기반의 유연하면서도 우수한 성능을 갖는 플래시 메모리를 개발했다.
이 기술을 통해 본격적인 웨어러블 전자기기 및 스마트 전자종이 등의 개발에 기여할 수 있을 것으로 기대된다.
문한얼 박사, 이승원 박사가 주도한 이번 연구는 ‘네이처 커뮤니케이션즈(Nature Communications)’ 9월 28일자 온라인 판에 게재됐다.
플래시 메모리는 태블릿, 스마트폰, USB 드라이브 등 대부분의 IT 기기에서 사용되는 정보 저장을 위한 필수 소자이다. 웨어러블 및 유연 스마트 기기를 제작하기 위해서는 기기에 들어갈 메모리도 매우 우수한 유연성을 갖게 하는 것이 중요하다.
하지만 소재의 제약으로 인해 유연성과 성능을 동시에 갖춘 유연 플래시 메모리의 구현은 사실상 이뤄지지 못했다.
연구팀은 문제 해결을 위해 ‘개시제를 이용한 화학 기상 증착법(initiated chemical vapor deposition, iCVD)’을 이용해 유연하면서도 우수한 절연 특성을 갖는 고성능의 고분자 절연막 군(群)을 제작했다. 그리고 이를 이용해 최적의 플래시 메모리 동작이 가능하도록 설계했다.
기존의 고분자 절연막을 사용한 메모리는 일정 정도의 성능을 내기 위해서 100V(volt) 이상의 높은 전압이 필요했다. 만약 낮은 전압으로 구동하도록 제작하면 한 달 미만의 짧은 유지기간을 갖는 문제점이 있었다.
연구팀이 제작한 플래시 메모리는 10V 이하의 프로그래밍 전압과 10년 이상의 데이터 유지시간을 갖는 동시에 2.8%의 기계적 변형률에도 메모리 성능을 유지했다. 이는 기존의 무기물 절연층 기반 플래시 메모리가 1% 수준의 변형률만을 허용하던 것을 대폭 향상시킨 것이다.
연구팀은 개발한 플래시 메모리를 6 마이크로미터 두께의 플라스틱 필름에 제작해 실제 접을 수 있는 메모리를 시연했다. 또한 인쇄용 종이 위에도 제작에 성공해 종이 재질의 전자신문, 전자명함 등 일회용 스마트 전자제품에도 활용할 수 있는 길을 열었다.
유 교수는 “유연 트랜지스터 연구는 많은 진보가 있었지만 유연 플래시 메모리는 상대적으로 발전이 느렸다. 메모리 소자의 구성요소가 갖는 만족요건이 까다롭기 때문이다”며 “이번 연구로 고유연성, 고성능의 플래시 메모리의 가능성이 확인돼 본격적인 웨어러블 전자기기, 스마트 전자종이 등에 기여할 것이다”고 말했다.
이번 연구 결과는 삼성전자 미래기술육성센터의 지원을 받아 수행됐다.
□ 사진 설명
사진1. 유연 플레쉬 메모리의 구조
사진2. 폴더블 플래시 메모리
사진3. 종이에 제작된 플래시 메모리
2017.10.26 조회수 28481