%ED%8A%B8%EB%9E%9C%EC%A7%80%EC%8A%A4%ED%84%B0
-
차세대 대용량 데이터 처리용 컴퓨팅 구현을 위한 고신뢰성 인공 시냅스 트랜지스터 개발
우리 대학 전기및전자공학부 최신현 교수 연구팀이 부가적인 회로 없이 소자의 특성을 이용해 인공지능(AI)의 학습 정확도를 높이면서, 높은 내구성을 바탕으로 신뢰성 높은 반복 동작이 가능하도록 설계된, 인간 뇌의 신경전달물질을 모사한 고신뢰성 인공 *시냅스 트랜지스터를 개발했다고 16일 밝혔다.
☞ 시냅스 트랜지스터(Synapse Transistor): 신경 세포간 연결부인 시냅스를 모사하는 트랜지스터 소자로, 연결 강도를 의미하는 가중치(Weight)를 채널의 저항(또는 컨덕턴스)값으로 나타내 이전 단에서 다음 단으로 흐르는 전류의 양을 조절한다.
최 교수 연구팀은 기존 낸드 플래시 메모리에 사용되는 구조를 이용하면서도, 기존 낸드 플래시의 단점인 낮은 내구성을 개선하는 방법을 차용해, 안정적인 시냅스 역할을 할 수 있는 트랜지스터를 개발했다.
낸드 플래시 메모리는 높은 전압을 이용해, 소자의 구성 물질을 손상시키는 방법(FN 터널링)으로 데이터를 저장하는 반면, 연구팀이 개발한 소자는 낮은 전압으로도 동작해, 기존 플래시 메모리에 비해 높은 내구성과 신뢰성을 확보했다.
최 교수 연구팀이 개발한 소자는 많은 데이터를 하나의 소자에 넣을 뿐 아니라 안정적으로 저장이 가능해, 부가적인 회로 없이도, AI의 학습 정확도를 획기적으로 높일 수 있다. 이를 통하여, 뉴로모픽 반도체 칩의 소형화 및 전력 소모 감소의 기반이 될 것으로 기대된다. 또한, 높은 학습 정확도와 더불어, 높은 내구성을 바탕으로 뉴로모픽 시스템에서, 실시간 온라인 데이터 학습에 적합한 시냅스 소자로 활발히 응용될 수 있을 것으로 기대된다.
전기및전자공학부 서석호, 김범진, 김동훈, 박승우 석사과정이 공동 제1 저자로 참여한 이번 연구는 국제 학술지 `네이처 커뮤니케이션스(Nature Communications)' 10월호에 출판됐다. (논문명 : The gate injection-based field-effect synapse transistor with linear conductance update for online training)
인공지능의 발전과 빅데이터 처리의 중요성이 대두되면서, 데이터 병목현상과 많은 에너지를 소모하는 현대의 폰 노이만 컴퓨팅 구조를 탈피하려는 연구가 활발히 진행되고 있다. 이 중 '뉴로모픽 컴퓨팅'을 위한 하드웨어 기술은 우리 뇌의 계산 알고리즘을 모사해 대용량의 데이터를 낮은 전력으로 효율적으로 처리할 수 있어 차세대 지능형 하드웨어 시스템으로서 각광받고 있다. 기존 상용화된 구조의 메모리 소자뿐만 아니라, 멤리스터(Memristor)를 비롯해 다양한 차세대 메모리 소자들이 뉴로모픽 컴퓨팅 구현을 위해 끊임없이 연구되고 있다. 이 중 3단자(게이트, 소스, 드레인 전극) 형태의 시냅스 트랜지스터는 기존 상용화된 반도체 공정을 적용하기 쉽고, 데이터를 정밀하게 제어할 수 있는 장점이 있다.
그러나 지금까지 주로 연구된 플래시 메모리 소자를 이용한 CTF(Charge Trap Flash) 구조의 시냅스 트랜지스터는 가중치를 변경하기 위해 높은 전압이 필요하며, 이로 인한 낮은 내구성, 비선형적인 가중치 변화라는 단점을 지닌다. 이는 전자가 이동할 때, 소자 구조상 존재하는 높은 에너지 장벽을 뚫고 지나가야 하는 것에서 기인한다. 이러한 낮은 내구성 및 비선형적 가중치 변화에 의한 낮은 학습 정확도 때문에 기존의 소자는 수천만 번 이상의 데이터를 쓰고 지우는 동작을 수행하기에 부적합해 실시간 온라인 학습에 적용하기에 어려움이 존재해왔다.
최신현 교수 연구팀은 이러한 한계점을 해결하기 위해 FN 터널링이 아닌, 열전자 방출 현상을 이용해, 전자를 게이트 전극에서 전하 저장층으로 이동시키는 방법으로 동작하는 소자를 고안했다. 이 방법은 전자가 높은 에너지 장벽을 뚫고 지나가는 것이 아닌, 낮은 에너지 장벽 위로 넘어서 이동하는 방법이므로, 낮은 전압을 이용하면서 이상적인 선형적 형태로 가중치를 업데이트할 수 있다. 또한, 장벽층을 손상시키지 않기 때문에 높은 내구성을 지니며, 2억 번 이상의 시냅스 업데이트 동작을 증명했다.
추가적으로, 연구팀은 제작한 열전자 방출 기반 시냅스 트랜지스터를 이용해 손글씨 숫자 이미지 데이터(MNIST, Modified National Institute of Standards and Technology database)를 학습한 후, 이를 바탕으로 무작위의 손글씨 이미지를 분류한 결과 약 93.17%의 높은 정확도를 달성했다.
제1 저자인 전기및전자공학부 서석호 석사과정은 "이번에 개발한 고신뢰성 인공 시냅스 트랜지스터는 선형적인 가중치 업데이트와 높은 내구성을 바탕으로 기존 시냅스 트랜지스터가 지닌 온라인 학습 한계에 대한 솔루션이 될 수 있음을 기대한다. 특히, 기존 CMOS 공정과 호환을 할 수 있고 가장 일반적인 트랜지스터인 금속 산화막 반도체 전계효과 트랜지스터(MOSFET, Metal-Oxide-Semiconductor Field Effect Transistor)과 구조 및 동작이 유사하므로 뉴로모픽 하드웨어 시스템에 적용하는데 다른 차세대 메모리 소자에 비해 실현 가능성이 보다 높을 것으로 생각된다ˮ며 "이 연구를 바탕으로 계속해서 뉴로모픽 컴퓨팅을 위한 신소자 기술 개발에 힘쓰고 싶다ˮ라고 말했다.
공동 제1 저자인 전기및전자공학부 박승우 석사과정은 “뉴로모픽의 관점뿐만 아니라, 기존 낸드 플래시의 낮은 내구성이라는 한계점을 개선하는 연구의 발판이 될 수 있을 것으로 기대된다”며 이 연구의 또 다른 의의를 제시했다.
한편 이번 연구는 한국연구재단, 한국산업기술평가관리원, 나노종합기술원, 삼성미래육성사업의 지원을 받아 수행됐다.
2022.11.16 조회수 6826 -
인간의 뇌를 모방한 뉴로모픽 반도체 개발
우리 대학 전기및전자공학부 최양규, 최성율 교수 공동연구팀이 인간의 뇌를 모방한 고집적 뉴로모픽 반도체를 개발했다고 5일 밝혔다.
뉴로모픽(neuromorphic) 하드웨어는, 인간의 뇌가 매우 복잡한 기능을 수행하지만 소비하는 에너지는 20와트(W) 밖에 되지 않는다는 것에 착안해, 인간의 뇌를 모방해 인공지능 기능을 하드웨어로 구현하는 방식이다. 뉴로모픽 하드웨어는 기존의 폰 노이만(von Neumann) 방식과 다르게 인공지능 기능을 초저전력으로 수행할 수 있어 많은 주목을 받고 있다.
공동연구팀은 단일 트랜지스터를 이용해 인간의 뇌를 모방한 뉴런과 시냅스로 구성된 뉴로모픽 반도체를 구현했다. 이 반도체는 상용화된 실리콘 표준 공정으로 제작되어, 뉴로모픽 하드웨어 시스템의 상용화 가능성을 획기적으로 높였다.
우리 대학 전기및전자공학부 한준규 박사과정이 제1 저자로, 같은 학부 오정엽 박사과정이 제2 저자로 참여한 이번 연구는 저명 국제 학술지 `사이언스 어드벤시스(Science Advances)' 8월 온라인판에 출판됐다. (논문명 : Co-integration of single transistor neurons and synapses by nanoscale CMOS fabrication for highly scalable neuromorphic hardware).
뉴로모픽 하드웨어를 구현하기 위해서는, 생물학적 뇌와 동일하게 일정 신호가 통합되었을 때 스파이크를 발생하는 뉴런과 두 뉴런 사이의 연결성을 기억하는 시냅스가 필요하다. 하지만, 디지털 또는 아날로그 회로를 기반으로 구성된 뉴런과 시냅스는 큰 면적을 차지하기 때문에 집적도 측면에서 한계가 있다. 인간의 뇌가 약 천억 개(1011)의 뉴런과 백조 개(1014)의 시냅스로 구성된다는 점에서, 실제 모바일 및 사물인터넷(IoT) 장치에 사용되기 위해서는 집적도를 개선할 필요가 있다.
이를 개선하기 위해 다양한 소재 및 구조 기반의 뉴런과 시냅스가 제안되었지만, 대부분 표준 실리콘 미세 공정 기술로 제작될 수 없어 상용화가 어렵고 양산 적용에 문제가 많았다.
연구팀은 문제 해결을 위해 이미 널리 쓰이고 있는 표준 실리콘 미세 공정 기술로 제작될 수 있는 단일 트랜지스터로 생물학적 뉴런과 시냅스의 동작을 모방했으며, 이를 동일 웨이퍼(8 인치) 상에 동시 집적해 뉴로모픽 반도체를 제작했다.
제작된 뉴로모픽 트랜지스터는 현재 양산되고 있는 메모리 및 시스템 반도체용 트랜지스터와 같은 구조로, 트랜지스터가 메모리 기능 및 논리 연산을 수행하는 것은 물론, 새로운 뉴로모픽 동작이 가능함을 실험적으로 보여 준 것에 가장 큰 의미가 있다. 기존 양산 트랜지스터에 새로운 동작원리를 적용해, 구조는 같으나 기능이 전혀 다른 뉴로모픽 트랜지스터를 제작했다. 뉴로모픽 트랜지스터는 마치 동전에 앞면과 뒷면이 동시에 있는 것처럼, 뉴런 기능도 하고 시냅스 기능도 수행하는 야누스(Janus) 구조로 구현 가능함을 세계 최초로 입증했다.
연구팀의 기술은 복잡한 디지털 및 아날로그 회로를 기반으로 구성되던 뉴런을 단일 트랜지스터로 대체 구현해 집적도를 획기적으로 높였고, 더 나아가 같은 구조의 시냅스와 함께 집적해 공정 단순화에 따른 비용 절감을 할 수 있는 신기술이다. 기존 뉴런 회로 구성에 필요한 평면적이 21,000 단위인 반면, 새로 개발된 뉴로모픽 트랜지스터는 6 단위 이하이므로 집적도가 약 3,500 배 이상 높다.
연구팀은 제작된 뉴로모픽 반도체를 바탕으로 증폭 이득 조절, 동시성 판단 등의 뇌의 기능을 일부 모방했고, 글자 이미지 및 얼굴 이미지 인식이 가능함을 보였다.
연구팀이 개발한 뉴로모픽 반도체는 집적도 개선과 비용 절감 등에 이바지하며, 뉴로모픽 하드웨어의 상용화를 앞당길 수 있을 것으로 기대된다.
한준규 박사과정은 "상보성 금속 산화막 반도체(CMOS) 기반 단일 트랜지스터를 이용해 뉴런과 시냅스 동작이 가능함을 보였다ˮ 라며 "상용화된 CMOS 공정을 이용해 뉴런, 시냅스, 그리고 부가적인 신호 처리 회로를 동일 웨이퍼 상에 동시에 집적함으로써, 뉴로모픽 반도체의 집적도를 개선했고, 이는 뉴로모픽 하드웨어의 상용화를 한 단계 앞당길 수 있을 것이다ˮ 라고 말했다.
한편 이번 연구는 한국연구재단 차세대지능형반도체기술개발사업, 중견연구사업, 미래반도체사업 및 반도체설계교육센터의 지원을 받아 수행됐다.
2021.08.06 조회수 10924 -
자기장과 자성체 없이 전기로만 작동 가능한 그래핀 스핀 트랜지스터 돌파구 마련
우리 대학 물리학과 조성재 교수 연구팀이 그래핀으로 자기장, 자성체 없이 스핀 전류를 생성, 검출하는 실험에 성공해 차세대 그래핀 스핀 트랜지스터 개발의 돌파구를 마련했다.
차세대 신소재로 주목받는 그래핀은 탄소 원자가 벌집 모양으로 이루어진 2차원 물질(원자만큼 얇은 물질)로서 전기전도성, 탄성, 안정성이 높아 ‘꿈의 나노 물질’이라고 불린다. 이 그래핀은 전자의 스핀 확산 거리가 길어, 전자스핀을 정보화하는 분야인 스핀트로닉스 응용에 큰 기대를 받아왔다. 하지만 그래핀은 전자의 스핀과 전자의 궤도가 상호작용하는 스핀-궤도 결합 에너지가 매우 약하다는 이유로 스핀 전류를 직접 생성하거나 검출할 수 없다는 한계가 있었다.
조성재 교수 연구팀은 그래핀에 스핀-궤도 결합이 매우 큰 전이금속이자 디칼코게나이드 물질인 2H-TaS2를 접합시켜서 그 인접효과로 그래핀의 스핀-궤도 결합을 100배 이상 증가시키는 데 성공했고 이어 ‘라쉬바 효과’를 유도하는 데 성공했다.
‘라쉬바 효과’란 강한 스핀 궤도 결합으로 그래핀과 같은 2차원 물질 내부의 전기장이 자기장으로 전환되는 효과를 말한다. 이것을 이용해 스핀 전류를 생성, 검출하는 효과를 ‘라쉬바-에델스타인 효과’라고 부르는데 이번 연구에서는 이 효과를 그래핀에서 최초로 구현했다.
리준리 박사후 연구원이 제1 저자로 참여한 이번 연구는 국제 학술지 ‘에이씨에스 나노 (ACS Nano)’ 4월 8일 字 온라인판에 게재됐다. (논문명 : Gate-Tunable Reversible Rashba−Edelstein Effect in a Few-Layer Graphene/2H-TaS2 Heterostructure at Room Temperature).
라쉬바 효과가 그래핀에 유도되면, 라쉬바-에델스타인 효과에 의해 전하 전류와 스핀 전류가 상호 전환이 가능하다. 다시 말해, 자기장이나 자성체 없이 그래핀에 전류를 흘려줌으로써 스핀 전류를 생성시킬 수 있고, 그래핀 층에 흘러들어오는 스핀 전류를 전하 전류 혹은 전압 측정을 통해 검출할 수 있다.
조 교수 연구팀은 또 트랜지스터의 단자 사이에 인가되는 전압인 게이트 전압으로 그래핀 이종접합에 생성되는 스핀 전류의 크기와 방향을 제어하는 데 성공했다. 이는 추후 자기장, 자성체 없이 동작 가능한 그래핀 스핀 트랜지스터의 초석을 마련한 획기적인 연구성과로 평가받는다.
조성재 교수는 “이번 연구는 그래핀 이종접합에 자기장, 자성체 없이 전기적으로만 스핀 전류를 생성, 검출, 제어할 수 있음을 보인 최초의 연구로서 전기적으로만 작동 가능한 그래핀 스핀 트랜지스터의 개발로 이어질 것”이라며 “특히, 상온에서 실험이 성공했기 때문에 응용 가능성이 매우 크기 때문에 향후 우리나라 비메모리 산업뿐 아니라 세계적으로 스핀트로닉스 관련 물리학 및 산업에 응용할 수 있는 효과를 기대할 수 있어 의미가 매우 크다”고 강조했다.
한편, 이번 연구는 한국연구재단 미래반도체 신소자원천기술개발사업의 지원을 받아 수행됐다.
2020.05.18 조회수 15814 -
MOSFET보다 빠른 저전력 트랜지스터 개발
우리 대학 물리학과 조성재 교수 연구팀이 기존의 금속 산화물 반도체 전계효과 트랜지스터(metal-oxide-semiconductor field-effect transistor, MOSFET) 대비 작동 전력 소모량이 10배 이상 낮고 동작 속도가 2배 이상 빠른 저전력, 고속 터널 트랜지스터를 개발했다. 이제까지 구현된 저전력 트랜지스터 중 MOSFET보다 빠른 트랜지스터의 개발은 최초이다.
조 교수 연구팀은 흑린(black phosphorus)의 두께에 따라 밴드갭이 변하는 독특한 성질을 이용해 트랜지스터 채널을 구성함으로써 전력소모를 줄이고, 단층 붕화 질소 (hexagonal boron nitride)를 트랜지스터의 drain 접합에 이용해 터널 트랜지스터의 작동 상태 전류를 높이는데 성공했다. 이제까지의 저전력 트랜지스터는 전력 소모는 낮지만, 작동 상태 전류가 기존 MOSFET에 비해 현저히 작아서 작동 속도가 느린 문제점이 있었다.
김성호 연구원이 1 저자로 참여한 이번 연구는 국제 학술지 ‘나노 레터스 (Nano Letters)’ 4월 24일 자 온라인판에 게재됐다. (논문명 : Monolayer Hexagonal Boron Nitride Tunnel Barrier Contact for Low-Power Black Phosphorus Heterojunction Tunnel Field-Effect Transistors)
트랜지스터의 전력 소모를 감소시키기 위해서는 트랜지스터의 작동 전압과 대기 상태 전류를 동시에 낮추는 것이 필수적이다. 이를 위해서는 subthreshold swing (SS, 전류를 10배 증가시키는데 필요한 전압값, 단위: mV/decade = mV/dec)을 낮추는 것이 필요한데, 기존의 MOSFET은 thermal carrier injection mechanism 때문에 SS 값이 상온에서 60 mV/dec 이하로 낮아질 수 없다는 한계를 지닌다. band-to-band-tunneling을 carrier injection mechanism으로 가지는 터널 트랜지스터는 상온에서 SS 값이 60 mV/dec 미만으로 낮아질 수 있기 때문에 MOSFET을 대체할 수 있는 저전력 소자로 제안되어왔다. 지난 1월 조교수 연구팀은 흑린을 사용하여 60 mV/dec미만의 SS를 가지는 저전력 트랜지스터를 개발하는데 성공하여 Nature Nanotechnology에 결과를 보고하였다. 하지만, 그 결과 또한 여전히 작동 상태 전류, 특히 SS = 60 mV/dec인 지점에서의 전류가 0.6 μA/μm로 MOSFET의 threshold에서의 전류값 1-10μA/μm보다 낮은 한계가 있었다.
조 교수 연구팀은 본 연구에서 단층 붕화 질소를 활용하여 지난 연구의 한계를 극복하고 SS = 60mV/dec 지점에서의 작동 상태 전류를 Nature Nanotechnology에 보고한 저전력 흑린 트랜지스터에서의 결과보다 10배 이상 크고, MOSFET의 threshold에서의 전류값보다도 큰 20 μA/μm을 달성했다. 흑린(black phosphorus)의 두께에 따라 밴드갭이 변하는 독특한 성질을 이용해 트랜지스터 채널을 구성함으로써 전력소모를 줄이고, 단층 hexagonal boron nitride를 트랜지스터의 drain 접합에 이용해 터널 트랜지스터의 작동 속도를 높이는데 성공하여 저전력 고속 트랜지스터의 구성 요건을 완성했다는 점에서 큰 의의가 있다.
조성재 교수는 “흑린 이종접합 트랜지스터가 기존의 어떤 트랜지스터보다 저전력, 고속으로 작동하는 것을 확인했다. 이는 기존 실리콘 기반의 MOSFET을 대체할 수 있는 새로운 트랜지스터의 가능성을 보여주는 결과이다.”라며 “이번 연구 결과를 바탕으로 기초 반도체 물리학 및 비메모리 반도체 산업에 다양한 응용이 가능할 것으로 기대한다.”라고 말했다.
이번 연구는 한국연구재단 미래반도체신소자원천기술개발사업의 지원을 받아 수행됐다.
2020.05.06 조회수 12878 -
저전력·고속 터널 전계효과 트랜지스터 개발
물리학과 조성재 교수 연구팀이 기존의 금속 산화물 반도체 전계효과 트랜지스터(metal-oxide-semiconductor field-effect transistor, MOSFET) 대비 작동전력 소모량이 10배 이상, 대기전력 소모량이 1만 배 가까이 적은 저전력, 고속 트랜지스터를 개발했다.
조 교수 연구팀은 2차원 물질인 흑린(black phosphorus)의 두께에 따라 밴드갭이 변하는 독특한 성질을 이용해 두 물질의 접합이 아닌 단일 물질의 두께 차이에 의한 이종접합 터널을 제작하는 데 성공했다. 이러한 단일 물질의 이종접합을 터널 트랜지스터에 활용하면 서로 다른 물질로 제작한 이종접합 트랜지스터에서 발생했던 격자 불균형, 결함, 계면 산화 등의 문제를 해결할 수 있어 고성능 터널 트랜지스터의 개발이 가능하다.
김성호 연구원이 1 저자로 참여한 이번 연구는 국제 학술지 ‘네이처 나노테크놀로지 (Nature Nanotechnology)’ 1월 27일 자 온라인판에 게재됐다. (논문명 : Thickness-controlled black phosphorus tunnel field-effect transistor fro low-power switches).
무어 법칙에 따른 트랜지스터 소형화 및 집적도 증가는 현대의 정보화 기술을 가능하게 했지만 최근 트랜지스터의 소형화가 양자역학적 한계에 다다르면서 전력 소모가 급격히 증가해 이제는 무어 법칙에 따라 트랜지스터 소형화가 진행되지 못하는 상황이다. 최근에는 자율주행차, 사물인터넷 등의 등장으로 많은 양의 데이터를 저전력, 고속으로 처리할 수 있는 비메모리 반도체의 기술 발달이 시급히 요구되고 있다.
트랜지스터의 전력 소모는 크게 작동 전력 소모와 대기 전력 소모로 나뉜다. 작동 전력과 대기 전력을 같이 낮추기 위해서는 트랜지스터의 작동 전압과 대기 상태 전류를 동시에 낮추는 것이 필수적이다. 이를 위해서는 전류를 10배 증가시키는데 필요한 전압으로 정의되는 SS 값(subthreshold swing, 단위: mV/decade = mV/dec)의 감소가 필요한데, 금속 산화물 반도체 전계효과 트랜지스터에서는 SS 값이 상온에서 60 mV/dec 이하로 낮아질 수 없다. 이를 해결하기 위해서는 상온에서 SS 값을 60 mV/dec 이하로 낮출 수 있는 새로운 트랜지스터의 개발이 필요하다. 이전에 개발되었던 낮은 SS를 가지는 저전력 터널 트랜지스터의 경우 트랜지스터 채널을 구성하는 두 물질의 이종접합 계면에서 산화막 등의 문제가 발생하여 작동 상태에서 낮은 전류를 가지는 문제가 있었다. 작동 상태 전류는 트랜지스터 작동속도에 비례하기 때문에, 낮은 작동 상태 전류는 저전력 트랜지스터의 경쟁력을 떨어뜨린다.
조 교수 연구팀이 적은 전력소모를 위한 낮은 SS 값과 고속 작동을 위한 높은 작동 상태 전류를 단일 트랜지스터에서 동시에 달성한 것은 유례없는 일로 2차원 물질 기반의 저전력 트랜지스터가 기존의 금속 산화물 반도체 전계효과 트랜지스터의 전력 소모 문제를 해결하고, 궁극적으로 기존 트랜지스터를 대체하고 미래의 저전력 대체 트랜지스터가 될 수 있음을 의미한다. 조성재 교수는 “이번 연구는 기존의 어떤 트랜지스터보다 저전력, 고속으로 작동해 실리콘 기반의 CMOS 트랜지스터를 대체할 수 있는 저전력 소자의 필요충분조건을 최초로 만족시킨 개발이다”라며 “대한민국 비메모리 산업뿐 아니라 세계적으로 기초 반도체 물리학 및 산업 응용에 큰 의의를 지닌다”라고 말했다.
이번 연구는 한국연구재단 미래반도체신소자원천기술개발사업의 지원을 받아 수행됐다.
2020.02.20 조회수 16287 -
최성율, 박상희 교수, 전자기기용 저전력 멤리스터 집적회로 개발
우리 대학 전기및전자공학부 최성율 교수와 신소재공학과 박상희 교수 공동 연구팀이 메모리와 레지스터의 합성어인 멤리스터(Memristor)를 이용해 저전력 비휘발성 로직-인-메모리 집적회로를 개발했다.
레지스터, 커패시터, 인덕터에 이어 4번째 전자 회로 소자인 멤리스터를 통한 기술로 새로운 컴퓨팅 아키텍처(하드웨어와 소프트웨어를 포함한 컴퓨터 시스템 전체 설계방식)를 제공할 수 있을 것으로 기대된다.
장병철, 남윤용 박사과정이 공동 1저자로 참여한 이번 연구는 재료분야 국제 학술지 ‘어드밴스드 펑셔널 머티리얼즈(Advanced Functional Materials)’ 1월 10일자 표지 논문으로 게재됐다.
4차 산업혁명 시대는 사물인터넷, 인공지능 등의 정보통신 기술 기반을 통해 발전되고 있으며 이는 사용자 친화적인 유연, 웨어러블 기기를 활용해 제공될 것으로 보여진다.
이러한 측면에서 저전력 배터리를 기반으로 한 소프트 전자기기의 개발에 대한 필요성이 커지고 있다.
하지만 기존 트랜지스터로 구성된 메모리와 로직회로 기반의 전자 시스템은 문턱전압 이하 수준의 트랜지스터 누설 전류(subthreshold leakage current)에 의한 대기전력 소모로 인해 휴대용 전자기기로의 응용에 한계가 있었다. 또한 기존 메모리와 프로세서가 분리돼 있어 데이터를 주고받는 과정에서 전력과 시간이 소모되는 문제점도 있었다.
연구팀은 문제 해결을 위해 정보의 저장과 로직 연산 기능을 동시에 구현할 수 있는 로직-인-메모리 집적회로를 개발했다.
플라스틱 기판 위에 비휘발성의 고분자 소재를 이용한 멤리스터, 산화물 반도체 소재를 이용한 유연 쇼트키 다이오드 선택소자(Schottky Diode Selector)를 수직으로 집적해 선택소자와 멤리스터가 일대일로 짝을 이루는 1S-1M 집적소자 어레이를 구현했다.
연구팀은 기존의 아키텍처와는 달리 대기 전력을 거의 소모하지 않는 비휘발성 로직-인-메모리 집적회로를 구현해 새로운 컴퓨팅 아키텍처를 개발했다. 또한 어레이 상에서 소자 간에 흐르는 스니크(sneak) 전류라고 불리는 누설 전류 문제도 해결했다.
그 밖에도 연구팀의 기술은 병렬 컴퓨터 방식인 하나의 명령어로 여러 값을 동시에 계산하는 단일 명령 다중 데이터 처리(Single-Instruction Multiple-Data, SIMD)를 구현했다.
최 교수는 “멤리스터와 선택소자의 집적을 통해 유연한 로직-인-메모리 집적회로를 구현한 이번 연구는 유연성과 저전력성을 가진 메모리와 로직을 동시에 제공한다”며 “모바일 및 웨어러블 전자시스템의 혁신을 가져 올 수 있는 원천기술을 확보했다는 의의를 갖는다”고 말했다.
이번 연구는 과학기술정보통신부 한국연구재단이 추진하는 글로벌프론티어사업 등의 지원을 받아 수행됐다.
□ 그림 설명
그림1. 저널에 게재된 표지논문 사진
그림2 유연 멤리스티브 비휘발성 로직-인-메모리 회로와 소자 단면 고해상도 투과전자현미경 이미지
그림3. 비휘발성 메모리 소자 응용을 위한 인가전압에 따른 소자 성능 확인
그림4. 유연 1S-1M 집적 소자 어레이의 병렬 로직 연산
2018.02.13 조회수 18179 -
유승협 교수, 일회용 전자기기에 쓰일 유연 플래시메모리 개발
〈 문 한 얼 박사, 유 승 협 교수 〉
우리 대학 전기및전자공학부 유승협 교수, 생명화학공학과 임성갑 교수 공동 연구팀이 유기물 기반의 유연하면서도 우수한 성능을 갖는 플래시 메모리를 개발했다.
이 기술을 통해 본격적인 웨어러블 전자기기 및 스마트 전자종이 등의 개발에 기여할 수 있을 것으로 기대된다.
문한얼 박사, 이승원 박사가 주도한 이번 연구는 ‘네이처 커뮤니케이션즈(Nature Communications)’ 9월 28일자 온라인 판에 게재됐다.
플래시 메모리는 태블릿, 스마트폰, USB 드라이브 등 대부분의 IT 기기에서 사용되는 정보 저장을 위한 필수 소자이다. 웨어러블 및 유연 스마트 기기를 제작하기 위해서는 기기에 들어갈 메모리도 매우 우수한 유연성을 갖게 하는 것이 중요하다.
하지만 소재의 제약으로 인해 유연성과 성능을 동시에 갖춘 유연 플래시 메모리의 구현은 사실상 이뤄지지 못했다.
연구팀은 문제 해결을 위해 ‘개시제를 이용한 화학 기상 증착법(initiated chemical vapor deposition, iCVD)’을 이용해 유연하면서도 우수한 절연 특성을 갖는 고성능의 고분자 절연막 군(群)을 제작했다. 그리고 이를 이용해 최적의 플래시 메모리 동작이 가능하도록 설계했다.
기존의 고분자 절연막을 사용한 메모리는 일정 정도의 성능을 내기 위해서 100V(volt) 이상의 높은 전압이 필요했다. 만약 낮은 전압으로 구동하도록 제작하면 한 달 미만의 짧은 유지기간을 갖는 문제점이 있었다.
연구팀이 제작한 플래시 메모리는 10V 이하의 프로그래밍 전압과 10년 이상의 데이터 유지시간을 갖는 동시에 2.8%의 기계적 변형률에도 메모리 성능을 유지했다. 이는 기존의 무기물 절연층 기반 플래시 메모리가 1% 수준의 변형률만을 허용하던 것을 대폭 향상시킨 것이다.
연구팀은 개발한 플래시 메모리를 6 마이크로미터 두께의 플라스틱 필름에 제작해 실제 접을 수 있는 메모리를 시연했다. 또한 인쇄용 종이 위에도 제작에 성공해 종이 재질의 전자신문, 전자명함 등 일회용 스마트 전자제품에도 활용할 수 있는 길을 열었다.
유 교수는 “유연 트랜지스터 연구는 많은 진보가 있었지만 유연 플래시 메모리는 상대적으로 발전이 느렸다. 메모리 소자의 구성요소가 갖는 만족요건이 까다롭기 때문이다”며 “이번 연구로 고유연성, 고성능의 플래시 메모리의 가능성이 확인돼 본격적인 웨어러블 전자기기, 스마트 전자종이 등에 기여할 것이다”고 말했다.
이번 연구 결과는 삼성전자 미래기술육성센터의 지원을 받아 수행됐다.
□ 사진 설명
사진1. 유연 플레쉬 메모리의 구조
사진2. 폴더블 플래시 메모리
사진3. 종이에 제작된 플래시 메모리
2017.10.26 조회수 16452 -
그래핀 반도체 개발 난제 풀었다!
- 톱니모양 게이트 전극 이용해 그래핀 트랜지스터 스위칭 효율 극대화 -- 그래핀의 높은 전하 이동도 기반한 매우 빠른 논리 소자 구현 가능 -
그래핀을 이용해 속도가 매우 빠른 반도체 만들 수 있는 가능성이 높아졌다.
우리 학교 EEWS대학원 김형준 교수와 윌리엄 고다드 교수가 공동으로 그래핀을 이용한 트랜지스터의 온오프 스위칭 효율을 극대화 할 수 있는 방법을 제시했다.
연구 결과는 자연과학분야의 권위 있는 학술지 ‘미국립과학원회보(PNAS)’ 5월 13일자 온라인판으로 게재됐다.
그래핀은 전자 이동속도가 실리콘에 비해 100배 높기 때문에 반도체 소자로 응용했을 경우 컴퓨터의 속도가 매우 빨라질 수 있다. 이러한 장점 덕분에 그래핀은 기존의 실리콘을 대체할 차세대 반도체 소재로써 각광을 받고 있다.
그러나 그래핀의 원자구조 특성으로 인해 온오프 스위칭 효율이 매우 낮아 반도체 소재로 적용이 불가능했다.
최근 그래핀의 스위칭 특성을 높이기 위해 원자 구조를 변형시켜 밴드갭을 확보하는 방법이 제시됐지만 동시에 그래핀의 가장 큰 장점인 높은 전자 이동 속도가 급격히 낮아지는 문제점이 발생한다.
연구팀은 그래핀의 전자 이동 메커니즘이 빛의 전파 과정과 유사함에 착안했다.
김 교수 연구팀은 빛을 반사시키는 원리를 그래핀 전자에 적용, 게이트 전극을 톱니 모양으로 디자인했다. 이를 이용해 트랜지스터를 제작할 경우 스위칭 효율을 최대 100배 정도 높일 수 있음을 이론적으로 입증했다.
이 기술은 그래핀의 원자 구조를 변형시키지 않기 때문에 그래핀의 높은 전자이동 특성을 그대로 사용할 수 있다는 게 큰 특징이다.
이와 함께 기존 실리콘 기반 반도체와 유사한 구조를 갖고 있기 때문에 현재의 반도체 제작 공정을 그대로 응용할 수 있을 것으로 학계는 예상하고 있다.
김형준 교수는 이번 연구에 대해 “이론적으로 제안된 메커니즘을 실현한다면 그래핀을 활용한 연산 속도가 매우 빠른 차세대 컴퓨터 개발에 커다란 기여를 할 수 있을 것”이라고 말했다.
한편, 이번 연구는 KAIST EEWS 대학원 김형준 교수 및 윌리엄 고다드 교수와 고등과학원(KIAS) 손영우 교수, 그리고 미국 캘리포니아 공과대학(Caltech) 장민석 박사, 해리 애트워터 교수가 공동으로 연구를 수행했다.
그림1. 이번 연구에서 제안된 톱니 모양 게이트 구조를 가진 그래핀 트랜지스터 구조.
2013.05.22 조회수 16225 -
김상욱교수팀, 분자조립 나노기술을 이용한 나노선(Nanowire)제작기술 개발
- 관련논문 5월7일(목)자 나노레터스지 온라인판 게재
- 세계를 변화시킬 10대 기술 중 하나인 나노선 제작의 새로운 기술
신소재공학과 김상욱(金尙郁, 37) 연구팀은 스스로 나노패턴를 형성하는 고분자를 대면적에서 원하는 형태로 배열하는 새로운 방법을 개발하고 이를 이용하여 나노선(Nanowire)을 원하는 위치에 손쉽게 만들 수 있는 방법을 개발했다고 밝혔다.
김 교수팀은 스스로 나노패턴를 형성하는 고분자를 마이크로패턴 안에 채워 넣어 다양한 크기와 형태를 가진 스스로 정렬된 나노구조를 만들고, 이를 틀(template)로 사용하여 알루미늄 금속나노선과 실리콘 반도체 나노선을 대면적에서 만들 수 있음을 보여 주었으며, 실제로 이 과정을 통해 만들어진 알루미늄 나노선의 전기적 특성을 측정하는데 성공했다.
이 연구결과는 나노기술 분야의 세계적 권위지인 "나노 레터스(Nano Letters)" 온라인 판(5.7, 목)에 게재됐으며, 관련기술은 국내특허 출원중이다.
나노선은 트랜지스터, 메모리, 화학감지용 센서등 첨단 전지전자 소자개발을 위한 가장 핵심적인 요소로 미래를 변화시킬 10대 기술중의 하나이다. 그러나, 기존공정으로는 나노크기의 틀을 만드는 비용이 비싸고 많은 시간이 소요되어 새로운 제작 기술이 요구되었다.
연구팀 관계자는 “이번에 개발한 신기술은 여러 층으로 구성된 나노트랜지스터 제작 및 바이오센서 제작 등에 폭넓게 적용될 것으로 전망된다.”고 말했다.
이번 연구는 국가지정 연구실사업 (NRL)의 지원하에 신소재공학과 박사과정 정성준(鄭盛駿, 33세)연구원이 주도적으로 진행했다.
2009.05.12 조회수 13811 -
박재우.유승협교수 산화티타늄 투명박막트랜지스터 독자기술 세계최초 개발
- 미국, 일본, 유럽에 특허출원, 관련 국제학회 발표예정
2002년에 개봉된 스티븐 스필버그 감독의 "마이너리티 리포트”(톰 크루즈 주연) 장면들 중에 보았던 투명디스플레이 구현이 꿈이 아니라 현실로 다가오고 있다.
‘꿈의 디스플레이’라 불리는 투명디스플레이, 에이엠올레드(AMOLED, 능동형 유기발광 다이오드) 디스플레이 및 플렉서블 디스플레이 등의 구동회로용으로 사용되는 투명박막트랜지스터(Transparent Thin Film Transistor) 기술이 국내 연구진에 의해 개발됐다.
전기전자공학과 박재우(朴在佑, 44) 교수와 유승협교수는 ㈜테크노세미켐, 삼성전자LCD총괄과 공동연구를 통해 미국, 일본 등이 원천특허를 보유하고 있는 산화아연(ZnO)기반 투명박막트랜지스터 기술에서 벗어나, 세계최초로 산화티타늄(TiO2)물질을 이용한 투명박막트랜지스터의 원천기술을 확보하는데 성공했다.
朴 교수팀은 미국, 일본 등과 기술특허분쟁이 일어나지 않을 뿐만 아니라 기존특허로 잡혀진 산화아연(ZnO) 물질에 포함된 In(인듐) 또는 Ga(갈륨)과 같은 희소성 금속을 사용하지 않고 지구상에 풍부한 금속자원을 이용한다는 원칙과 기존 반도체/디스플레이 산업용 대형 양산 장비로 검증 받은 화학기상증착(CVD, Chemical Vapor Deposition)법을 이용하여 낮은 온도에서 TiO2박막의 성막이 가능하게 함으로써 차세대 디스플레이의 대형화 가능성뿐만 아니라, 소다라임글래스(Soda-lime Glass)와 같은 저가 글라스기판 및 플렉서블 기판위에도 성막할 수 있는 원천 기술을 확보하는데 성공했다. 朴 교수팀은 미국, 일본이 보유한 원천기술이 스퍼터링 방식을 주로 사용하고 있으나 스퍼터링의 연속작업에 따른 물질 조성의 변화로 트랜지스터 특성의 재현성, 신뢰성에 문제점을 가지고 있다는 것에 착안, 재현성과 대형화가 검증된 CVD법을 이용하여 투명박막 트랜지스터 기술을 개발하게 되었다.
향후 2~3년을 목표로 지속적인 공동연구개발을 통해 신뢰성 검증 및 대형 CVD장비에서의 양산가능한 기술이 확보되면, 국내 디스플레이 산업체에서 생산하는 AMOLED 및 AMLCD 디스플레이 양산에도 곧바로 적용될 수 있도록 기술 이전 계획도 갖고 있다.
연구팀 관계자는 “이번 새로운 물질 기반 투명박막트랜지스터의 기술 개발 성공은 기존 외국기업의 기술 사용에 따른 로열티 지급으로부터 벗어날 수 있는 기술 독립선언이며, 앞으로도 세계디스플레이산업을 선도하는 종주국의 면모를 이어갈 수 있는 디딤돌 역할을 할 것으로 본다” 고 말했다.
이번 기술 개발과 관련하여 TiO2박막트랜지스터의 원천특허는 KAIST 소유로 돼 있는데, 2007년 3월 국내특허를 출원하여 오는 10~11월 중에 등록될 예정이다. 지난 3월에는 지식경제부 해외특허 지원프로그램으로 채택되어 미국, 일본, 유럽에 관련기술 특허 등이 출원 중에 있다. 지난 7월 이 기술과 관련한 기술적 내용의 일부는 미국 IEEE 전자소자誌(IEEE Electron Device Letters)에 발표되었고, 오는 12월 5일, 일본 니가타에서 열리는 국제디스플레이학회(IDW 2008, International Display Workshop 2008)에서도 발표될 예정이다.
신물질 TiO2기반 투명박막트랜지스터 기술개발팀 연구책임자인 朴 교수는 미국 미시간대학교 전자공학과에서 박사학위를 받았으며, 한국, 미국, 일본 등 여러 나라의 산업체에서 근무한 경력을 갖고 있다.
<보충설명>
■ 기술의 배경
현재 국내 대기업(삼성 LCD, SDI, LG디스플레이등) 과 일본업체(소니, 마츠시타, 샤프)들 중심으로 가까운 미래 다가올 AMOLED 및 미래 투명디스플레이의 구동회로용 TFT(Thin Film Transistor) 기술개발에 대한 관심이 뜨겁다. 불행히도 기존 a-Si이나 Poly-Si기술의 한계(신뢰성, 면적제한문제)로 향후 디스플레이 backplane용 TFT는 산화물반도체로 구현되어야 한다는 사실은 이미 산학연에서 공감하고 있으나, 지금까지 산화물반도체TFT는 주로 ZnO계열 중심으로 3원계(ZTO) 또는 4원계(IGZO)를 이용하여 개발되었고 관련 해외특허도 3,000건이상 출원되었거나 등록되어 있다. 또한 In이나 Ga을 포함한 ZnO TFT의 성능은 우수하나 희소성금속으로 높은 국제시장가격과 급작스런 수요 증가시 shortage의 불안감을 항상 가지고 있어 새로운 대체 산화물을 이용한 TFT개발이 필요한 시점이다.
■ 기술의 특징
TiO2(산화티타늄) 물질은 ZnO(산화아연)와 Optical Energy bandgap이 거의 같고(3.4eV) 전자이동도도 ZnO 못지 않게 높으며, 무엇보다도 성막시 재료비가 저렴하다는 장점을 가지고 있다. 최근 KAIST 전기전자과 박재우 교수팀과 ㈜테크노세미켐, 삼성LCD총괄이 공동연구를 통해 세계 최초로 TiO2 박막을 active channel(활성층)로 채택하여 투명 산화물 TFT를 구현하는 데 성공했다. 연구팀은 TiO2박막을 향후 디스플레이 산업에서 양산화와 대형화를 고려하여 기존 반도체/디스플레이 산업용 양산장비로 널리 알려진 CVD(Chemical Vapor Deposition: 화학기상증착)법으로 낮은 온도(250C)에서 성막하여 박막형 트랜지스터를 구현하는데 성공했다. 낮은 온도에서 CVD장치로 투명박막트랜지스터를 구현할 수 있다는 의미는 디스플레이의 대형화(현재 10, 11세대 규격 디스플레이기술 개발 중)가 가능하며, Soda-lime glass와 같은 저렴한 기판을 사용할 수 있기 때문에 재료비 절감효과를 가져올 수 있으며, 향후 투명 및 플렉시블 전자/디스플레이 응용에도 가능하다는 것이다.
2008.08.06 조회수 24701 -
세계에서 가장 작은 나노전자소자 공동 개발
KAIST 최양규 교수팀 / 나노종합팹센터 공동 연구
새로운 구조의 3차원 3nm급 나노전자소자(FinFET) 공동개발
현재 반도체소자 기술의 한계를 극복하여 향후 세계 반도체 시장에서 유리한 입지 확보
KAIST (총장 로버트 러플린) 최양규 교수팀과 나노종합팹센터(소장 이희철)가 테라급 차세대 반도체소자에 적용 가능한 세계에서 가장 작은 새로운 구조의 3차원 3nm급 ‘나노전자소자(FinFET)’를 공동 개발하는데 성공했다
이번에 공동 개발한 나노전자소자는 게이트가 채널의 전면을 감싸고 있는 새로운 형태의 3차원 구조를 고안하여 3nm급 트랜지스터를 개발한 것이다.
이것은 기존의 실리콘 반도체 기술의 한계를 한단계 진전시킨 의미 있는 연구 결과이다.
칩의 집적도를 높이기 위한 5nm급 나노소자 구현은 기존의 실리콘 기술이 아닌 탄소나노튜브나 분자소자 등과 같은 신소재를 사용해야 할 것으로 예상되었으나, 본 연구 결과는 실리콘 기술만으로도 5nm급 이하 소자 구현이 가능하고 ‘무어의 법칙’이 향후 20년 이상 계속 유지될 수 있다는 가능성을 제시했다.
현재까지 발표된 세계에서 가장 작은 소자는 2003년 12월 일본 NEC가 국제전자소자회의(IEDM)에서 발표한 ‘표준형 2차원 평면 소자구조를 이용한 4nm 소자’로 알려져 있으나, 이는 누설 전류가 크고 동작 시 충분한 전류를 얻지 못하는 등 만족스러운 소자 특성을 얻지는 못했다.
그러나 공동 개발된 3차원 구조(게이트가 채널의 전면을 감싸고 있는 구조)는 NEC의 4nm 소자에 비해 소자의 크기가 작을 뿐만 아니라 ‘단채널 효과’가 크게 개선된 결과를 얻었다.
이번에 공동 개발된 나노소자는 프로세서나 테라급 DRAM, SRAM, 플래시 메모리 소자로 응용이 가능하며, 휴대인터넷, 동영상 회의, 입는 컴퓨터 등의 차세대 정보처리 기기의 필수부품으로 사용될 것으로 전망되며, 컴퓨터의 두뇌에 해당되는 마이크로프로세서에 이 나노소자를 적용할 경우 처리속도가 100GHz (현재보다 25배 빠름)를 넘을 수 있을 것으로 예상된다.
전체 반도체 시장의 연평균 성장률을 7%로 가정할 경우 그 시장 규모가 2015년에는 480조로 예상되는데, 이 중 공동 개발된 3nm급 3차원 소자가 약 35% 정도를 차지할 것으로 기대된다.
이번 공동 연구개발을 통하여 얻은 차세대 나노 집적회로의 원천기술 및 응용기술은 앞으로도 우리나라가 세계 반도체 시장에서 유리한 입지를 확보하는데 기여할 것으로 평가된다.
이번 연구 성과는 오는 6월 13일 미국 하와이에서 개막되는 권위적인 국제 학술회의인 “초고집적회로 국제학회(Symposium on VLSI Technology)”에서 발표될 예정이다.
앞으로 한국과학기술원과 나노종합팹센터는 공동 프로젝트를 통하여 단위소자뿐만 아니라 3nm FinFET 제작 기술을 응용한 아날로그 및 디지털 RF 회로 등에 접목하는 양산성에 대한 추가적인 연구를 계속 진행할 예정이다.
※ 1테라 NAND 플래시는 엄지 손톱만한 크기의 칩 속에 12,500년분의 신문기사와 50만곡의 MP3 파일, 1,250편의 DVD 영화를 저장할 수 있고, 나노소자 칩을 가로, 세로에 각각 10개씩 배열하여 휴대하면 한 사람이 일생동안 보고 들은 것을 모두 저장할 수 있는 용량
2006.03.17 조회수 19434