본문 바로가기 대메뉴 바로가기

KAIST

연구뉴스

홈페이지 통합검색

-

%EA%B9%80%ED%9D%AC%EC%98%81

김희영 교수, 반도체 기판 내 불량칩 탐지, 군집화 기술 개발 〈 이영민 박사과정, 김희영 교수, 김진호 석사 〉 우리 대학 산업및시스템공학과 김희영 교수 연구팀이 반도체 기판 내 여러 형태의 혼합된 불량 칩 패턴을 효과적으로 탐지하고 군집화하는 기술을 개발했다. 이번 연구 결과는 산업공학 분야 저명 국제 학술지 ‘IISE Transactions’ 2월호에 게재됐다. 특히 이 논문은 특집 기사(featured article)로 선정돼 ‘ISE(Industrial and Systems Engineering)’ 매거진 1월호에도 게재됐다. 반도체 기판 제조공정은 기판 표면에 집적회로를 형성하는 복잡한 일련의 공정을 통해 구성된다. 기판 가공이 끝나면 기판 내 각 칩의 불량 여부를 테스트하는 과정을 거친다. 이 때 불량칩은 공정 이상 원인에 따라 특정한 패턴(예 : 원, 링, 스크래치 등)을 보이며 분포한다고 알려져 있다. 불량칩의 분포 패턴을 분석하는 것은 공정 이상을 탐지하고 그 원인을 파악하는데 중요한 단서를 제공한다. 최근 반도체 제조 공정이 점점 복잡해짐에 따라 한 기판 안에 여러 형태의 불량칩 패턴이 혼재되는 사례가 증가하고 있다. 연구팀은 다수의 불량칩 패턴을 효과적으로 파악하기 위해 일정 패턴을 형성하고 있는 불량칩을 선택한 후 여러 개의 특정 패턴으로 군집화하는 방법을 제시했다. 연구팀은 무작위 분포가 아닌 특정 패턴을 형성하고 있는 불량칩을 효과적으로 탐지할 수 있는 CPF(connected-path filtering) 기술을 개발했다. CPF는 특히 스크래치 형태로 분포된 불량칩 탐지에 탁월한 성능 향상을 보였다. 탐지한 불량칩을 다수의 패턴별로 군집화하는 과정에서는 사전에 서로 다른 몇 개의 패턴이 혼재됐는지 알지 못한다는 점과 각 패턴이 복잡한 모양을 가진다는 점이 어려움으로 남아 있었다. 이를 해결하기 위해 연구팀은 무한 비선형 혼합 모형(infinite warped mixture model)을 이용함으로써 군집화 과정에서 데이터가 스스로 군집 수를 결정할 수 있도록 했다. 또한 복잡한 모양의 패턴을 바로 이용하는 대신 은닉 공간(latent space)에서의 단순한 모양의 패턴을 이용해 보다 효과적으로 군집화하는 데 성공했다. 연구팀은 SK 하이닉스의 실제 반도체 데이터를 활용해 제안된 방법을 검증함으로써 실제 반도체 제조 현장 문제를 효과적으로 해결할 수 있음을 확인했다. 이번 연구에 1저자로 참여한 김진호 석사졸업생은 SK 하이닉스의 수학 파견 인원으로 선발돼 석사과정 동안 2저자인 이영민 박사과정과 공동 연구를 수행했다. 김진호 졸업생은 현재 SK 하이닉스 수석 엔지니어로 근무하고 있으며 Alius TEST 기술팀을 이끌고 있다. □ 그림 설명 그림1. CPF 적용 전, 후 결과 그림2. 여러형태의 혼합된 불량칩 패턴과 각 특정 패턴으로 군집화된 불량칩 패턴
2018.06.12 조회수 12666

34141 대전광역시 유성구 대학로 291 한국과학기술원(KAIST) T.042-350-2114 F.042-350-2210(2220)

Copyright (C) 2020, Korea Advanced Institute of Science and Technology, All Rights Reserved.